HEVC幀內(nèi)編碼快速算法研究及整數(shù)變換硬件設(shè)計(jì).pdf

1、HEVC(High Efficiency Video Coding)是當(dāng)前最新視頻編碼標(biāo)準(zhǔn)，由MPEG與VCEG組織共同成立的聯(lián)合協(xié)作視頻編碼組(JCT-VC)制定。HEVC的核心目標(biāo)是相比H.264高檔次（high pro file），將編碼壓縮效率提高一倍，而視頻圖像質(zhì)量基本維持不變。相比之前的編碼標(biāo)準(zhǔn)，HEVC引入了很多新的技術(shù)，在編碼性能提高的同時(shí)，編碼時(shí)間及復(fù)雜度也大幅增加。因此，在保證編碼效率與圖像質(zhì)量的前提下，加快編碼速度

2、、降低編碼的計(jì)算復(fù)雜度對(duì)HEVC的發(fā)展與應(yīng)用來說十分重要。
　　隨著數(shù)字視頻技術(shù)的快速發(fā)展，目前高清、超高清視頻已經(jīng)成為主流。在一些視頻應(yīng)用場(chǎng)合，如視頻會(huì)議、視頻監(jiān)控等，對(duì)視頻編碼的實(shí)時(shí)性要求很高。為了滿足高分辨率視頻實(shí)時(shí)編碼，需要設(shè)計(jì)高吞吐率、處理速度快的HEVC硬件編碼器。由于HEVC編碼算法復(fù)雜度較高，并且硬件芯片設(shè)計(jì)中需要盡量降低功耗及硬件資源消耗，提高處理速度，因此對(duì)HEVC硬件編碼器的設(shè)計(jì)形成巨大的挑戰(zhàn)。變換模塊是視頻

3、編碼器中計(jì)算量大、復(fù)雜度高的模塊之一。HEVC采用不同尺寸類型的整數(shù)DCT變換。因此，設(shè)計(jì)出高吞吐率、處理速度快、滿足實(shí)時(shí)編碼要求的HEVC變換模塊，對(duì)HEVC硬件編碼器來說意義重大。
　　本文圍繞降低HEVC編碼算法復(fù)雜度以及優(yōu)化設(shè)計(jì)HEVC整數(shù)DCT變換模塊展開研究，主要工作內(nèi)容如下:
　　(1)針對(duì)目前HEVC編碼算法復(fù)雜度高、編碼速度慢的問題，本文進(jìn)行了HEVC幀內(nèi)編碼快速算法的研究。HEVC編碼單元(CU)采用基于

4、率失真代價(jià)的遞歸式的四叉樹劃分方式，帶來了很高的計(jì)算復(fù)雜度。本文提出了一種新的基于圖像紋理的幀內(nèi)CU快速劃分算法。算法根據(jù)編碼塊圖像紋理復(fù)雜度特征跳過部分尺寸CU的劃分過程，減少了幀內(nèi)編碼進(jìn)行率失真代價(jià)計(jì)算的CU數(shù)目。為了驗(yàn)證算法的編碼性能，在全Ⅰ幀的條件下對(duì)算法進(jìn)行測(cè)試，并將本文算法與HM10.0原有算法進(jìn)行比較。實(shí)驗(yàn)結(jié)果顯示，本文算法可以在不明顯降低圖像質(zhì)量的前提下，平均節(jié)省26.08％的編碼時(shí)間，有效加快了編碼速度。
　　(

5、2)針對(duì)HEVC變換模塊計(jì)算量大、復(fù)雜度高，且需要滿足高清視頻實(shí)時(shí)編碼要求等問題，本文對(duì)HEVC一維整數(shù)DCT變換進(jìn)行了硬件優(yōu)化設(shè)計(jì)，并在Xilinx FPGA上進(jìn)行實(shí)現(xiàn)。本文設(shè)計(jì)采用三級(jí)流水線架構(gòu)，16個(gè)數(shù)據(jù)并行輸入輸出，提高了電路的時(shí)鐘頻率及吞吐率。為了解決DCT變換中乘法運(yùn)算計(jì)算量大及硬件資源消耗多的問題，本文用移位與加法運(yùn)算代替乘法運(yùn)算，采用無乘法器結(jié)構(gòu)。經(jīng)過驗(yàn)證測(cè)試，設(shè)計(jì)最大時(shí)鐘頻率達(dá)到245MHz以上，吞吐率達(dá)到3920Mp