嵌入式系統(tǒng)的快速硬件檢查點的設(shè)計和實現(xiàn).pdf

1、目前，嵌入式系統(tǒng)已經(jīng)廣泛應(yīng)用在交通，醫(yī)療，航空等各種領(lǐng)域，對應(yīng)的可靠性問題逐漸成為人們關(guān)注的焦點?？紤]一個需要長時間運行的任務(wù)，在執(zhí)行過程中，如果發(fā)生突發(fā)情況，導(dǎo)致程序不得不重新開始執(zhí)行，就造成了不必要的時間開銷和資源浪費。因此，能夠在突發(fā)情況發(fā)生時容忍故障就顯得尤為重要了。檢查點技術(shù)就是這樣一種有效的容錯手段，計算機和嵌入式系統(tǒng)中使用這種技術(shù)，從而提高可靠性。
　　本文主要研究基于Cortex-M3的嵌入式系統(tǒng)上的硬件檢查點實現(xiàn)

2、。該檢查點用于應(yīng)對斷電這類突發(fā)狀況。傳統(tǒng)的檢查點技術(shù)通過軟件來實現(xiàn)，每隔一段時間對程序的中間狀態(tài)進行備份，雖然可以保證數(shù)據(jù)不會丟失，但會占用大量的應(yīng)用資源來設(shè)置檢查點，并且通用性較差。而硬件檢查點具有很強的可移植性，也不需要多余的代碼來實現(xiàn)。因此本文提出的硬件檢查點有很好的應(yīng)用前景和研究意義。
　　首先我們采用一個基于Cortex-M3核的嵌入式系統(tǒng)作為研究對象，該系統(tǒng)包括CPU軟核、RAM、UART接口、SPI接口、JTAG調(diào)試

3、接口和外部存儲器。根據(jù)模塊的接口時序和映射地址，將各個模塊掛載到總線上供CPU訪問。并配置SPI接口總線使應(yīng)用程序從外部存儲器啟動。
　　針對基于Cortex-M3核的嵌入式系統(tǒng)，本文提出了一種內(nèi)存檢查點的設(shè)計方案和一種寄存器檢查點設(shè)計方案。同時，設(shè)計了一個外部存儲器到RAM的代碼拷貝模塊，用來提高內(nèi)存檢查點的效率。并通過實驗對比，說明優(yōu)化后的效果。然后我們編寫了一個檢查點演示系統(tǒng)，在FPGA平臺實現(xiàn)。該程序執(zhí)行計數(shù)操作，同時將計

4、數(shù)通過UART串口發(fā)送到液晶屏上顯示。用外部中斷來模擬斷電觸發(fā)，當外部中斷到來時，系統(tǒng)將當前所計的數(shù)字存入非易失的鐵電存儲器中，等下次復(fù)位上電時，系統(tǒng)將這個數(shù)字取出并繼續(xù)計數(shù)。演示系統(tǒng)的設(shè)計有兩個目的，第一，驗證了所設(shè)計的嵌入式系統(tǒng)的各模塊功能;第二，直觀地展示了硬件檢查點的設(shè)計理念。
　　本論文闡述了嵌入式系統(tǒng)的基本架構(gòu)，并在此基礎(chǔ)上設(shè)計了硬件檢查點，為嵌入式系統(tǒng)的可靠性研究積累了經(jīng)驗。同時本文完整呈現(xiàn)了芯片設(shè)計的前端流程，包括