一種兼容MIPS32指令集的32位軟核處理器設(shè)計.pdf

1、本課題研究的是基于MIPS32指令集的32位軟核處理器設(shè)計，以及基于此處理器的SOPC（System-on-a-Programmable-Chip，可編程片上系統(tǒng)）設(shè)計。由于目前國內(nèi)的CPU內(nèi)核設(shè)計項目比較少，且很少應(yīng)用到工程實踐中，因此課題的研究是為了將自主設(shè)計的兼容MIPS32指令的32位CPU內(nèi)核通過軟核的形式，嵌入到FPGA芯片中，實現(xiàn)片上集成控制、數(shù)據(jù)處理等單元，通過設(shè)計軟件代碼，實現(xiàn)真正意義上的應(yīng)用。課題的實用意義在于，不僅

2、可以用作教學(xué)研究，更可以配合一些外設(shè)控制器IP核和總線技術(shù)，實現(xiàn)自由定制CPU，通過FPGA實現(xiàn)在具體的硬件上，能夠應(yīng)用到具體的工程項目中。
　　本課題完成了MIPS32指令集以及相應(yīng)的架構(gòu)研究，設(shè)計了處理器的五級流水線，包括取指、譯碼、執(zhí)行、訪存和回寫。項目設(shè)計了兼容MIPS32指令集的處理器結(jié)構(gòu)，實現(xiàn)了邏輯操作指令、移位操作指令、空指令、移動操作指令、算術(shù)操作指令、轉(zhuǎn)移指令、加載存儲指令，實現(xiàn)了協(xié)處理器和異常的相關(guān)處理過程。項

3、目對處理器進行了Wishbone總線的封裝，添加了基本的外設(shè)控制器，如Flash、SDRAM、GPIO、UART等外設(shè)控制器，實現(xiàn)了仿真測試到硬件運行的過程。
　　經(jīng)過ModelSim軟件的仿真測試，可以看出系統(tǒng)正確的實現(xiàn)了五級流水線的運行過程。兼容MIPS32指令集的指令，都可以在流水線中正確的進行取指、譯碼，并在執(zhí)行過程中正確計算結(jié)果，并完成數(shù)據(jù)的存取。由于指令的特點和流水線的運行結(jié)構(gòu)所引起的指令“相關(guān)”問題，也得到了很好的解