HEVC編碼器相關模塊的研究與設計.pdf

1、隨著對視頻清晰度要求的不斷提高，每一幀視頻圖像所包含的信息量急劇增加。雖然大容量的存儲設備和高帶寬的傳輸設備在一定程度上緩解了視頻的存儲和傳輸，但是視頻存儲和傳輸?shù)男枨笈c技術水平之間的缺口愈加明顯。視頻編碼技術是對原始視頻信息進行壓縮編碼，可以從根本上解決視頻的存儲和傳輸問題，視頻編碼標準需不斷的更新?lián)Q代以滿足大信息量視頻的壓縮需求?？梢哉f，視頻編碼技術的革新推動著整個消費電子行業(yè)的發(fā)展。HEVC(H.265)作為最新確立的視頻編碼標準

2、，其壓縮性能是上一代視頻編碼標準(H.264/AVC)的兩倍左右，可有效地壓縮高清或超高清視頻。然而，目前的HEVC在實現(xiàn)既定的壓縮目標的同時也帶來了軟硬件實現(xiàn)方面的復雜度的提高，從而降低了編碼的效率，不能滿足實時性的要求。本文以降低HEVC編碼實現(xiàn)復雜度和提高編碼效率為出發(fā)點，對HEVC編碼器的若干模塊進行了優(yōu)化設計。
　　本文的主要工作包含HEVC以下幾個模塊的研究與設計:(1)針對變換模塊，提出了基于隨機計算理論的HEVC整

3、數(shù)離散余弦變換實現(xiàn)架構。HEVC采用定點整數(shù)變換技術，其直接實現(xiàn)會引入復雜的整數(shù)乘法和加法運算，而隨機計算的理論可以將算術運算轉(zhuǎn)化為邏輯運算，雖會引入少量計算誤差，但可極大降低算術運算的復雜度。基于此，本文提出了隨機計算理論的整數(shù)離散余弦變換方法，并針對計算誤差問題進一步提出了高精度的改進結構。同時，本文實現(xiàn)了蝶形結構的整數(shù)DCT作為對比，仿真及FPGA實現(xiàn)結果表明提出的HEVC整數(shù)DCT結構的硬件資源消耗是蝶形結構DCT的50％以下，

4、綜合時鐘頻率是其2倍以上。(2)針對熵編碼模塊，提出了基于四級流水線算術編碼結構的HEVC上下文自適應二進制算術編碼(CABAC)硬件架構。本文從分析HEVC熵編碼技術的硬件實現(xiàn)關鍵點出發(fā)，提出了改善的流水線劃分策略;并針對上下文模型存取的沖突問題提出了基于緩存的上下文模型讀取與更新結構;以及針對編碼區(qū)間下界的重整化和編碼輸出特點提出了優(yōu)化的編碼區(qū)間下界更新和字節(jié)輸出結構。仿真和綜合結果表明提出的HEVC熵編碼硬件結構可以實現(xiàn)穩(wěn)定的41