基于OpenCL的雷達(dá)成像算法FPGA設(shè)計(jì)研究.pdf

1、大陣列成像雷達(dá)是一種新體制雷達(dá)，與傳統(tǒng)合成孔徑雷達(dá)不同，它的成像無需天線與成像目標(biāo)相對位移就可以在方位角獲得很高分辨率，因此可以掃描出成像目標(biāo)的清晰圖像，但是大陣列成像算法的數(shù)據(jù)處理量很大，這對處理該算法的硬件設(shè)備提出了很高的挑戰(zhàn)，因此大陣列成像雷達(dá)的實(shí)時(shí)性是這一新體制雷達(dá)實(shí)用化中遇到的難題。而開放計(jì)算語言 OpenCL的出現(xiàn)為解決大陣列成像實(shí)時(shí)性問題提供了新的解決方向——異構(gòu)計(jì)算——通過并行編程，OpenCL程序可以在短時(shí)間內(nèi)并行處理

2、大量的數(shù)據(jù)，這對解決大陣列成像的實(shí)時(shí)性問題具有重要意義。
　　本文內(nèi)容是基于 FPGA的 OpenCL大陣列成像算法設(shè)計(jì)研究，主要完成基于FPGA的大陣列成像算法OpenCL設(shè)計(jì)并將其算法計(jì)算結(jié)果與MATLAB仿真、GPU運(yùn)算等結(jié)果進(jìn)行比較，它可以分為以下幾步：
　　1.對大陣列成像充分了解后，編寫大陣列成像算法串行程序。用MATLAB仿真雷達(dá)天線陣列接收到的信號，并編寫大陣列成像的MATLAB程序，在MATLAB平臺上完成

3、對大陣列成像算法的仿真，獲得它的仿真結(jié)果，然后在MATLAB程序的基礎(chǔ)上修改得到大陣列成像算法的C語言程序，獲得C語言計(jì)算結(jié)果。
　　2.將大陣列成像算法并行化，完成大陣列成像算法的并行編程。由于FPGA平臺OpenCL開發(fā)的特殊性，首先需要在GPU平臺上完成大陣列成像算法的OpenCL并行編程，之后再將程序移植到FPGA平臺，由于FPGA平臺自身的特點(diǎn)，以及其資源數(shù)量的限制，完整的程序需要進(jìn)行一定的分割，最終獲得 FPGA平臺的

4、計(jì)算結(jié)果。
　　3.對OpenCL程序的優(yōu)化。由于所使用FPGA平臺的可用資源有限，對大陣列成像算法的OpenCL程序進(jìn)行徹底的優(yōu)化是不現(xiàn)實(shí)的，故本文選擇對OpenCL算法程序中的各個(gè)部分，在所用FPGA平臺DE1-SOC的可用資源上限允許范圍內(nèi)進(jìn)行優(yōu)化，并研究這些優(yōu)化手段對OpenCL程序的并行計(jì)算處理速度的提升。
　　4.在輸入的天線仿真接收數(shù)據(jù)一致的情況下，對串行計(jì)算與并行計(jì)算方式所獲得的各種大陣列成像結(jié)果相互進(jìn)行分析