基于C-A碼快速捕獲技術的GPS接收機設計.pdf

1、本課題研究的內容主要包括GPS硬件設計和C/A碼快速捕獲算法兩部分。GPS接收機硬件平臺以射頻前端電路、數(shù)字通道相關器、浮點型數(shù)字信號處理器(DSP DigitalSignal Processor)為核心，完成了電路設計、PCB排版以及系統(tǒng)調試等。在研制完善GPS接收機的基礎上提出了與本課題硬件平臺相適應的衛(wèi)星C/A碼快速捕獲的方法。 在設計GPS接收機時，采用兩片數(shù)字相關器GP2021并聯(lián)，使數(shù)字相關器通道數(shù)由12通道擴展為2

2、4通道，并根據(jù)自行設計的24通道GPS接收機硬件平臺，開展了GPS定位算法設計和軟件流程實現(xiàn)等工作。對常用信號捕獲算法進行了介紹，在分析時域串行搜索方法的基礎上，提出了分段時域串行搜索法，同時對多普勒預估設置法進行了探討，并對分段和不分段的搜索速度進行了對比。 最后，結合自主研發(fā)的GPS接收機硬件和軟件，開展了靜態(tài)定位、跑車動態(tài)定位和模擬器大高度(18000m)及大速度(512m/s)等測試試驗，給出了相關測試曲線，并與Heim