行車記錄儀主控芯片設(shè)計(jì)及其關(guān)鍵技術(shù)研究.pdf

1、行車記錄儀主控芯片作為該系統(tǒng)的核心，其性能的好壞對行車記錄儀產(chǎn)品有著直接的影響。當(dāng)前業(yè)界對智慧交通、智能駕駛等相關(guān)技術(shù)的研究方興未艾，對行車記錄儀主控芯片設(shè)計(jì)關(guān)鍵技術(shù)的研究以及內(nèi)涵的拓展具有很大的現(xiàn)實(shí)意義。
　　本文以行車記錄儀主控芯片設(shè)計(jì)為主要的研究方向，針對該芯片中最為核心的視頻編碼功能，使用VHDL開發(fā)了一個(gè)符合H.264協(xié)議的視頻編碼IP核。通過整合自研及開源IP資源，設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)具備基本功能的SoC原型。接著，分析和

2、設(shè)計(jì)了芯片的ASIC實(shí)現(xiàn)流程，并對其中的邏輯綜合和可測性設(shè)計(jì)進(jìn)行了初步實(shí)現(xiàn)。最后，通過軟硬件平臺的設(shè)計(jì)，構(gòu)造了一個(gè)具備基本功能的原型系統(tǒng)，并參照當(dāng)前業(yè)界的發(fā)展趨勢對智能視頻分析程序設(shè)計(jì)進(jìn)行了相應(yīng)的探索。
　　本文工作的主要成果及創(chuàng)新點(diǎn)體現(xiàn)在如下幾點(diǎn):
　　(1)基于VHDL設(shè)計(jì)了一個(gè)功能完整的符合H.264 Base Line的IP核，并對其中幀內(nèi)預(yù)測、幀間預(yù)測、變換編碼等部分的算法及VLSI架構(gòu)的改進(jìn)進(jìn)行了探索。此外，采用

3、了雙時(shí)鐘的設(shè)計(jì)來平衡不同模塊對計(jì)算速率的要求，以降低功耗。經(jīng)測試該IP可以在100MHz下實(shí)現(xiàn)單通道1080p HD/30 fps視頻編碼。
　　(2)在IP集成復(fù)用設(shè)計(jì)中，針對H.264 IP高速傳輸?shù)奶攸c(diǎn)，結(jié)合AHB及APB總線的優(yōu)點(diǎn)進(jìn)行總線接口設(shè)計(jì)，將配置寄存器相關(guān)的操作使用APB接口實(shí)現(xiàn)，將高速數(shù)據(jù)通信部分交由AHB接口實(shí)現(xiàn)，提高了接口的靈活性;將敏捷開發(fā)中的測試驅(qū)動(dòng)開發(fā)思想引入SoC整合過程中，提高了設(shè)計(jì)過程的可靠性。<