55納米后段工藝集成中空洞問題的研究與解決.pdf

1、在55nm集成電路生產(chǎn)工藝中已經(jīng)大量應(yīng)用金屬硬掩膜層的雙大馬士革一體化工藝,該工藝解決了傳統(tǒng)雙大馬士革工藝所固有的低 K介電層頂部圓滑化,溝槽間的低 K介電層厚度變薄以及側(cè)壁角變小等問題,但是也有隨之而來的新問題和缺陷,如工藝研發(fā)過程中發(fā)現(xiàn)的一種金屬連線空洞問題。這種金屬空洞缺陷會(huì)導(dǎo)致金屬連線方塊電阻升高,增加信號(hào)在金屬連線中傳輸所受到的容阻延遲,阻礙信號(hào)傳輸。嚴(yán)重的情況會(huì)直接導(dǎo)致金屬連線斷路,使信號(hào)無法傳輸。同時(shí)金屬連線中的空洞還會(huì)導(dǎo)

2、致嚴(yán)重的可靠性問題,比如應(yīng)力遷移和電遷移。
　　本文主要通過對(duì)金屬連線空洞缺陷發(fā)生的環(huán)境因素以及通過逐步掃描檢查法對(duì)工藝因素進(jìn)行分析,總結(jié)了金屬連線空洞缺陷的發(fā)生條件以及演變惡化過程,明確了金屬連線空洞缺陷的成因:金屬硬掩膜層的應(yīng)力使得金屬介電層發(fā)生彎曲變形,導(dǎo)致金屬連線溝槽開口部位縮小,致使銅電鍍沉積工藝的時(shí)候銅無法沉積進(jìn)入金屬連線溝槽從而形成空洞。
　　本文提出了調(diào)整光刻圖形尺寸,零偏差刻蝕以及降低金屬硬掩膜層應(yīng)力三種方