DST40算法的ASIC設(shè)計(jì).pdf

1、信息社會(huì)的發(fā)展使人們的生活變得高效快捷，與此同時(shí)也帶來(lái)了因信息泄露而導(dǎo)致財(cái)產(chǎn)損失等諸多威脅。為了防止信息傳輸過(guò)程中重要信息被竊取，加密算法發(fā)揮了重要作用?，F(xiàn)階段物聯(lián)網(wǎng)正在逐步地改變著人們的生活，其中RFID芯片加密技術(shù)為物聯(lián)網(wǎng)的安全提供了重要保障。RFID芯片中常用的加密算法有對(duì)稱加密算法和非對(duì)稱加密算法。論文中研究的DST40算法屬于對(duì)稱密鑰加密算法，該算法是RFID生產(chǎn)商廣泛應(yīng)用的加密算法，主要用在快易通支付芯片和汽車鑰匙芯片的安全

2、認(rèn)證系統(tǒng)中。
　　本論文主要對(duì)DST40算法進(jìn)行了算法設(shè)計(jì)和優(yōu)化，并對(duì)優(yōu)化后的算法進(jìn)行了ASIC設(shè)計(jì)。首先論文系統(tǒng)地介紹了DST40算法的加密原理和過(guò)程，一次加密包括200次迭代運(yùn)算。然后進(jìn)行Verilog代碼設(shè)計(jì)，代碼設(shè)計(jì)完成后在開(kāi)發(fā)板上進(jìn)行了DST40算法的FPGA驗(yàn)證，包括算法的功能驗(yàn)證、優(yōu)化關(guān)鍵路徑來(lái)提高最高頻率、例化宏模塊RAM等。通過(guò)分析DST40算法的加密原理和電路設(shè)計(jì)原則得到優(yōu)化的思想和策略，在算法的電路實(shí)現(xiàn)方法上

3、用異步組合電路代替同步時(shí)序電路，將標(biāo)準(zhǔn)設(shè)計(jì)電路中的三級(jí)流水線變?yōu)橐患?jí)流水線從而減少了流水線的級(jí)數(shù)，將多拍完成的迭代過(guò)程縮短。結(jié)果表明優(yōu)化算法使加密過(guò)程縮短了三分之二，由原來(lái)的200個(gè)時(shí)鐘周期變?yōu)?7個(gè)時(shí)鐘周期，實(shí)現(xiàn)了DST40算法的快速加密，并對(duì)優(yōu)化算法進(jìn)行了功能驗(yàn)證。最后在華虹0.35um CMOS工藝庫(kù)上進(jìn)行了ASIC設(shè)計(jì)，包括邏輯綜合、布局布線等，最終得到版圖設(shè)計(jì)文件。論文中對(duì)優(yōu)化前后DST40算法所占chip面積、加密速度、最長(zhǎng)