超高速低功耗4-1及10-1復接器的設計與研究.pdf

1、20世紀末，因為IP業(yè)務的巨大需求，光纖通信迎來一個快速發(fā)展期，并持續(xù)至今．隨著通信速率的進一步提高以及通信系統(tǒng)與計算機的融合，串行通信技術(shù)-SERDES逐漸取代傳統(tǒng)的并行總線而成為高速接口技術(shù)的主流。復接器作為光纖通信系統(tǒng)及SERDES收發(fā)機中的重妻模塊之一，是實現(xiàn)高速通信的關鍵電路。復接器的作用是將多路低速信號復接成一路高速信號進行傳輸，充分提高通信系統(tǒng)的傳輸效率。目前，我國超高速集成電路幾乎全部從國外購買，開發(fā)具有自主知識產(chǎn)權(quán)的超

2、高速集成電路對我國信息高速公路的發(fā)展具有重大意義。
　　 在一定的制造工藝下，如何實現(xiàn)功耗和速率之間的折衷是復接器設計中必須考慮的問題，采用何種電路將是降低功耗的關鍵。本文從系統(tǒng)結(jié)構(gòu)及電路結(jié)構(gòu)出發(fā)，研究了超高速復接器電路的設計。為了優(yōu)化功耗與速率，復接器的整體采用樹型結(jié)構(gòu)，復接器的核心電路模塊鎖存器采用CMOS鎖存器。
　　 本文的4:1復接器應用于光纖通信系統(tǒng)中，采用Chatered0.35μm CMOS工藝。該復接器

3、整體由兩個并行的低速2:1復接單元和一個高速2:1復接單元級聯(lián)而成。其中鎖存器全部采用CMOS電路，芯片面積為0.29×0.17mm2。測試結(jié)果顯示，3.3V電源電壓下，芯片的整體功耗約為60mW。芯片的最高工作速率可達3.6Gbps，輸出眼圖質(zhì)量良好。
　　 本文的10:1復接器應用于SERDES收發(fā)機中，采用TSMC0.18μm CMOS工藝。該復接器整體由兩個串行的低速5:1復接單元和一個高速2:1復接單元級聯(lián)而成，其中低