高速數(shù)據(jù)發(fā)生器硬件系統(tǒng)設計.pdf

1、數(shù)據(jù)發(fā)生器可以產(chǎn)生非常復雜的數(shù)字激勵,可提供通信、雷達、導航、宇航等領域數(shù)字設備所需的各種可編程數(shù)據(jù)信號。本文結合電子科技大學承擔的項目“高速數(shù)據(jù)發(fā)生器”,圍繞“高速數(shù)據(jù)發(fā)生器硬件系統(tǒng)設計”這一主題展開研究。文章詳細闡述了高速數(shù)據(jù)發(fā)生器設計任務中我所承擔的包括時鐘單元、模式數(shù)據(jù)產(chǎn)生單元和觸發(fā)單元三部分硬件電路的具體設計與實現(xiàn)。文章的第一部分介紹了高速數(shù)據(jù)發(fā)生器硬件系統(tǒng)總體設計方案和高速數(shù)據(jù)發(fā)生器的基本工作原理。模式數(shù)據(jù)產(chǎn)生單元的設計與實

2、現(xiàn)部分首先把模式數(shù)據(jù)產(chǎn)生單元按功能進行了分塊,然后按分塊的結構,依次闡述了各組成模塊的電路設計及原理。時鐘單元的設計與實現(xiàn)部分從頻率合成的方法開始展開論述,介紹了目前頻率合成的幾種主要實現(xiàn)方法,結合項目具體要求,確定了最終的時鐘電路方案并就所采用的DDS的基本工作原理作了簡單介紹,最后論述了時鐘信號的分頻段設計實現(xiàn)。基于所設計的觸發(fā)電路的組成,觸發(fā)單元設計與實現(xiàn)部分對該單元的各電路模塊的功能進行了詳細論述,并進一步就高速數(shù)據(jù)發(fā)生器所具有