基于多核嵌入式HEVC解碼器并行優(yōu)化及實現(xiàn).pdf

1、隨著移動互聯(lián)網(wǎng)和多媒體的不斷發(fā)展，實時高清視頻通信越來越受到關(guān)注。HEVC為ITU-T（國際電信聯(lián)盟）和ISO（國際標(biāo)準(zhǔn)化組織）2013年聯(lián)合推出最新視頻編解碼標(biāo)準(zhǔn)。由于其壓縮率相較于H.264提高50％，網(wǎng)絡(luò)帶寬減少了一半，所以得到廣泛關(guān)注，但是，HEVC算法復(fù)雜度增加，實時編解碼對于硬件資源有限的移動設(shè)備處理器帶來很大壓力。由于能耗問題的制約，現(xiàn)在大部分移動設(shè)備使用能耗更低ARM架構(gòu)多核心處理器作為自己CPU，所以，在ARM多核心處

2、理器通過并行計算HEVC提高解碼器性能成為一個熱點研究問題。
　　首先，本文研究分析了最新HEVC編解碼標(biāo)準(zhǔn)相比于H.264的改進(jìn)之處，總結(jié)了解碼器的新特性，研究了最新ARM多核架構(gòu)處理器(Big.LITTLE)體系結(jié)構(gòu)及特性，分析此架構(gòu)的并行計算特點。然后，分析像素重構(gòu)（幀內(nèi)預(yù)測、幀間預(yù)測、反量化、反變換）過程數(shù)據(jù)耦合性，研究適合big.LITTLE架構(gòu)體系處理器并行粒度，本文選用重疊波前并行算法為像素重構(gòu)實現(xiàn)方案，以CTB行作

3、為基本的并行粒度。其次，研究HEVC解碼器過程中環(huán)路濾波數(shù)據(jù)耦合性，分別研究去方塊濾波和樣點自適應(yīng)補(bǔ)償濾波的實現(xiàn)原理。去方塊濾波在實現(xiàn)并行化計算時先完成一幀圖像的垂直邊界濾波，再完成水平行邊界濾波，以CTB行和CTB列為并行基本粒度，樣點自適應(yīng)以CTB行或者列為并行基本粒度。為了提高cache命中率和線程在線率，本文的環(huán)路濾波并行過程將CTB列的去方塊濾波和樣點自適應(yīng)融合為一個并行任務(wù)。
　　HEVC解碼器經(jīng)過本文的并行優(yōu)化設(shè)計和