一種新型CMOS亞閾值四象限模擬乘法器的研究與設計.pdf

1、隨著集成電路技術的高速發(fā)展，芯片的規(guī)模越來越大、處理能力越來越強，功耗的問題也越來越突出，特別是在便攜式電子設備上，由于電池的體積和重量不能做的太大，而續(xù)航時間卻要求更長，所以低功耗的電路設計成為現在集成電路設計的一個重要方向。
　　不論是在便攜式電子設備中的通訊模塊中，還是在一些需要數學運算的電路單元中，模擬成乘法器都是很重要的模塊。它經常應用于調制、解調、混頻、鑒相以及數學運算單元中。因此設計功耗更小精度更高的模擬乘法器具有很

2、重要的意義。
　　本文設計了一個全新結構的亞閾值四象限模擬乘法器，這種新結構對乘法器的性能帶來很多好處。第一，不同于傳統(tǒng)的吉爾伯特型乘法器，它的核心結構是由電流鏡構成，通過襯底驅動技術和電流鏡來實現乘法功能，同時襯底驅動也增加了輸入的線性范圍；第二，通過向量矩陣相乘的結構來實現差分四象限的乘法，這一結構還便于對乘法器進行擴展；第三，通過與 CMOS工藝兼容的準浮柵技術來實現輸入信號的衰減以及和直流偏置電壓的疊加，這不僅增加輸入信號

3、的線性范圍同時還能夠保證共模信號的穩(wěn)定；第四，該乘法器工作在亞閾值區(qū)域并且采用的是低電源電壓，所以功耗很低；第五，它的輸入輸出端口是電壓模式，便于集成在電路中，而它的乘法運算卻是電流模式，所以又有著更快的速度。
　　本文中亞閾值四象限模擬乘法器的電路設計采用的是0.18μm的TSMC工藝庫，仿真工具是Cadence5.10.41。采用1V低電源電壓供電，由于工作在亞閾值區(qū)域，整個乘法器的總電流不大于100nA，因此功耗不大于0.1