已閱讀1頁,還剩84頁未讀, 繼續(xù)免費閱讀
版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、由于普通二進制系統(tǒng)的有權性,不可避免的存在著隨位寬增加而增加的進位延遲。因此,乘加運算模塊的進位鏈往往制約了數(shù)字處理系統(tǒng)的速度;而在余數(shù)系統(tǒng)(Residue Number System)中,普通二進制系統(tǒng)中的計算表現(xiàn)為位寬大大減小的模運算,各個模運算分支之間具有天然的獨立、并行特性,因此,余數(shù)系統(tǒng)中的乘加運算延遲大大減小,這在通信和信息處理系統(tǒng)中有著巨大的應用潛力。在余數(shù)系統(tǒng)中,模加法器與模乘法器屬于最基本也是最重要的算術運算單元,因此
2、提高余數(shù)系統(tǒng)中模加法器與模乘法器的性能具有重要意義。 本文研究的內容主要有:系統(tǒng)的總結了余數(shù)系統(tǒng)的背景及其相關理論;討論了傳統(tǒng)二進制數(shù)值表征系統(tǒng)的加法器與乘法器的設計,以及在此基礎上的余數(shù)系統(tǒng)模加法器與模乘法器的設計方法;并根據(jù)本文提出的進位修正算法,實現(xiàn)了余數(shù)基為2n-(2n-2+1)和2n-(2n+1-1)的高效模加法器設計方法;同時,結合了余數(shù)系統(tǒng)的2P縮放理論,提出了能避免溢出的有符號數(shù)在余數(shù)系統(tǒng)中具有2P縮放能力的高精
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 課程設計---模7加法器
- 加法器電路的設計
- 一種高速加法器-前置進位加法器研究與設計.pdf
- 3.2.5 加法器
- 基于fpga的乘法器和除法器
- 快速乘法器的設計.pdf
- 設計高性能浮點加法器.pdf
- cmos加法器設計畢業(yè)設計
- 浮點數(shù)加法器的設計
- 位超前進位加法器設計
- 基于與非門的加法器設計
- 加法器課程設計---數(shù)字加法顯示電路
- 課程設計---可控加法器的設計
- 基于fpga的乘法器設計
- 加法器課程設計---數(shù)字加法顯示電路
- 一種高性能乘法器的設計與研究——43位浮點乘法器的設計與研究.pdf
- 并行反饋進位加法器研究.pdf
- 高頻電流模四象限CMOS模擬乘法器.pdf
- 原碼一位乘法器設計
- 模擬乘法器概述
評論
0/150
提交評論