已閱讀1頁，還剩69頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、浮點運算單元(FPU)是處理器中專門進行浮點算術(shù)運算的電路單元,廣泛應(yīng)用在科學(xué)計算、CPU、DSP和圖象處理.論文從浮點運算單元的實現(xiàn)算法和結(jié)構(gòu)的研究出發(fā),討論如何實現(xiàn)高性能浮點運算單元.主要研究方向是優(yōu)化浮點加法器結(jié)構(gòu),減小浮點加法運算的延遲,優(yōu)化電路結(jié)構(gòu).主要內(nèi)容包括:指數(shù)比較器設(shè)計、前導(dǎo)零檢測器和前導(dǎo)零預(yù)測邏輯,而前導(dǎo)零預(yù)測邏輯是該文的核心.指數(shù)比較器和前導(dǎo)零檢測器都是用對數(shù)復(fù)雜度算法實現(xiàn).該文中的前導(dǎo)零預(yù)測邏輯是基于一套統(tǒng)一的"
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 高性能浮點加法器的研究與設(shè)計.pdf
- 高性能CPU中浮點加法器的設(shè)計與實現(xiàn).pdf
- 浮點數(shù)加法器的設(shè)計
- 快速浮點加法器的優(yōu)化設(shè)計.pdf
- 32位浮點加法器的優(yōu)化設(shè)計.pdf
- 加法器電路的設(shè)計
- 3.2.5 加法器
- 一種高速加法器-前置進位加法器研究與設(shè)計.pdf
- 高性能嵌入式32位CPU中加法器的設(shè)計與實現(xiàn).pdf
- cmos加法器設(shè)計畢業(yè)設(shè)計
- 64位高速浮點加法器的VLSI實現(xiàn)和結(jié)構(gòu)研究.pdf
- 加法器課程設(shè)計---數(shù)字加法顯示電路
- 課程設(shè)計---模7加法器
- 加法器課程設(shè)計---數(shù)字加法顯示電路
- 位超前進位加法器設(shè)計
- 基于與非門的加法器設(shè)計
- 課程設(shè)計---可控加法器的設(shè)計
- FPU中浮點加法器的設(shè)計及其內(nèi)建自測試的研究.pdf
- 并行反饋進位加法器研究.pdf
- 余數(shù)系統(tǒng)模加法器與模乘法器設(shè)計.pdf
評論
0/150
提交評論