流水線型浮點加法器設計和實時定時器驅動程序開發(fā).pdf

1、論文由兩部分組成:流水線型浮點加法器設計和實時定時器驅動程序開發(fā).浮點運算是計算機運算中的重要組成部分,由于浮點加法器在浮點運算中使用頻度最高,運算過程復雜,因此,尋求高性能浮點加法器的設計是必須的,該文的工作就是設計一款較高性能的32位浮點加法器.論文從浮點加法的基本原理入手,在對比分析了目前流行的幾種算法之后,確定了以流水線為基礎的浮點加法器架構,以提高指令的吞吐率.流水線分五段,主要功能單元的電路設計包括階碼比較和尾數對齊、加法器

2、、前導1預判、移位器、規(guī)格化.重點是縮短關鍵路徑時延、控制電路規(guī)模,采取的優(yōu)化設計有:階碼比較和尾數對齊并行處理;尾數加減的同時進行前導1預判;雙進位鏈加法器用以簡化舍入和二規(guī)的操作.經測試和仿真,該次設計的浮點加法器符合設計要求.實時仿真步長短,精度要求高,因此對定時器的要求很嚴.該論文主要講述,為了滿足實時仿真的要求,對PCI-1750板卡Intel8254定時器重寫windows2000下的驅動程序.該驅動程序在windows20