基于BCH碼存儲板卡設計與實現(xiàn).pdf

1、目前，數(shù)據(jù)存儲板卡作為數(shù)據(jù)信號的存儲設備已經廣泛應用于雷達、通信、醫(yī)療衛(wèi)生等各領域。當存儲板卡所使用的外界環(huán)境不同，系統(tǒng)的性能要求以及實現(xiàn)方法也有一定的區(qū)別。在雷達信號處理領域中，隨著雷達成像技術發(fā)展日趨成熟以及數(shù)據(jù)采樣率的大幅提升，為了保證雷達信號處理的可靠性與準確性，應將大量雷達采集的信號數(shù)據(jù)進行連續(xù)不間斷存儲。因此，需要研制一種高速、輕便、低成本的雷達信號存儲與傳輸系統(tǒng)。
　　本文依據(jù)雷達信號的存儲要求，綜合考慮成本、研發(fā)周

2、期和現(xiàn)有技術等因素，設計了一款以Virtex-5 FPGA（現(xiàn)場可編程門陣列）作為主控制器，以NANDFLASH（閃存）作為存儲介質的大容量高速存儲板卡。在硬件的設計上,采用并行流水的方式提高雷達信號數(shù)據(jù)存儲的速度；使用Rocket IO光纖接口與千兆以太網接口傳輸數(shù)據(jù)；使用BCH編碼實現(xiàn)可糾錯32比特位的ECC校驗解決了數(shù)據(jù)存儲的可靠性問題；在MFC環(huán)境下開發(fā)了存儲應用控制程序，上位機可通過控制程序對存儲系統(tǒng)進行數(shù)據(jù)導入、導出、擦除以