基于復(fù)合域運(yùn)算的BCH編譯碼器的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、目前的磁盤由于讀寫速度發(fā)展緩慢已經(jīng)遭遇瓶頸，半導(dǎo)體存儲(chǔ)器的飛速發(fā)展使得其在存儲(chǔ)界的應(yīng)用日益廣泛，可能有取代磁盤的趨勢(shì)。而半導(dǎo)體閃存容易發(fā)生位翻轉(zhuǎn)而導(dǎo)致錯(cuò)誤的特點(diǎn)使得硬糾錯(cuò)碼編譯碼器的研究與設(shè)計(jì)顯得日趨實(shí)用化。BCH（Bose Chaudhuri Hocquenghem）碼由于其代數(shù)結(jié)構(gòu)算法的特性使得其容易使用線性反饋移位寄存器實(shí)現(xiàn)，并且在糾錯(cuò)位比較少的情況下，其運(yùn)算速度和資源消耗均具有一定優(yōu)勢(shì)。
　　 本文研究了BCH碼編碼以及

2、解碼算法的理論，提出了一套以byte為基本輸入單位進(jìn)行編譯碼的并行算法，在譯碼的錢氏搜根器部分采用了32位的并行算法。在以高效低面積開銷，低功耗等為目標(biāo)下提出了基于伽羅華域中復(fù)合域運(yùn)算代替通常的多項(xiàng)式展開乘法。并最終用Verilog HDL實(shí)現(xiàn)了整個(gè)算法，在整體結(jié)構(gòu)中采用了流水線的并行結(jié)構(gòu)，使得譯碼器可以同時(shí)譯碼兩個(gè)碼字，大大提高了譯碼器的工作效率。在計(jì)算錯(cuò)誤位置方程的迭代算法模塊，本文采用了乘法器復(fù)用的設(shè)計(jì)思路，使得整個(gè)迭代算法模塊僅