基于嵌入式FPGA的合并單元設(shè)計.pdf

1、隨著智能電網(wǎng)相關(guān)技術(shù)的深入研究和發(fā)展，系列數(shù)字化、智能化的一次設(shè)備和二次設(shè)備相繼出現(xiàn)，一些數(shù)字化變電站試點工程也投入運行，反映了電力系統(tǒng)的發(fā)展方向。電子式互感器較傳統(tǒng)的電磁式互感器有著顯著的優(yōu)勢，在變電站建設(shè)中有著廣泛的應(yīng)用前景，其應(yīng)用的一個關(guān)鍵技術(shù)是電子式互感器與二次設(shè)備的接口通信問題，本文研究的合并單元就是該技術(shù)的具體實現(xiàn)，合并單元的出現(xiàn)簡化了二次設(shè)備設(shè)計，對變電站內(nèi)信息共享和系統(tǒng)集成有著非常重要的作用。
　　 本文首先分析

2、了數(shù)字化變電站的發(fā)展前景，詳細(xì)對比了電子式互感器與電磁式互感器的優(yōu)缺點，結(jié)合國內(nèi)外合并單元的研究應(yīng)用現(xiàn)狀，分析了IEC61850通信協(xié)議的接口特點，提出了一種基于SOPC的合并單元的設(shè)計方案，詳細(xì)介紹了合并單元的各功能模塊的具體實現(xiàn)。
　　 本文分硬件和軟件兩部分詳細(xì)介紹了基于嵌入式SOPC技術(shù)的合并單元，采用Nios II內(nèi)核處理器的FPGA平臺，定制了系統(tǒng)相關(guān)外設(shè)，構(gòu)成了一個完整的處理器系統(tǒng)，深入研究了合并單元的時鐘同步問題