基于40納米工藝的3G手機(jī)芯片接口時(shí)序分析與收斂.pdf

1、本論文的工作集中在對(duì)手機(jī)芯片的輸入輸出接口(I／O)進(jìn)行時(shí)序驗(yàn)證。本芯片采用Synopsys完整的、基于統(tǒng)一功率格式(UPF)的低功耗綜合、物理實(shí)現(xiàn)和驗(yàn)證流程,是國(guó)內(nèi)首款采用40納米工藝技術(shù)的3G智能手機(jī)基帶處理器。它不僅具有極高的性能,支持下行速率為21Mbps(HSDPA)和上行11.5 Mbps速率(HSUPA)的通信、2G和3G平臺(tái)共用的可擴(kuò)展架構(gòu),同時(shí),借助其內(nèi)部集成的一個(gè)電源管理單元確保了該手機(jī)芯片在工作和待機(jī)狀態(tài)時(shí)出色的功

2、率性能。
　　 論文在對(duì)數(shù)字集成電路的流程做了深入的討論后,對(duì)深亞微米下超大規(guī)模集成電路的時(shí)序驗(yàn)證方法進(jìn)行了介紹,對(duì)其基本特點(diǎn)、常見(jiàn)方法進(jìn)行了對(duì)比分析。在此基礎(chǔ)上介紹了靜態(tài)時(shí)序分析的基本概念、原理的同時(shí)也對(duì)靜態(tài)時(shí)序分析工具Prime Time的工作流程做了詳細(xì)的論述。進(jìn)而還研究了運(yùn)用靜態(tài)時(shí)序分析工具,實(shí)現(xiàn)電路時(shí)序優(yōu)化和收斂的方法。最后對(duì)手機(jī)芯片I／O接口的信息做了基本的介紹,重點(diǎn)對(duì)主處理器ARMTM1176的嵌入式跟蹤宏單元ET