晶體管級電路容錯方法研究.pdf

1、在現(xiàn)代電路系統(tǒng)設計中，晶體管是電路中的關鍵元件。由于晶體管可以使用高度自動化的過程進行大規(guī)模生產(chǎn)，其成本相對較低，在當今乃至以后其使用頻率將會提升。同時，由于電路系統(tǒng)工作環(huán)境的多樣性、可變性，電路系統(tǒng)的容錯能力顯得尤為重要。因此現(xiàn)今在晶體管元件大范圍使用的環(huán)境下，對由晶體管構(gòu)建的電路模塊和電路系統(tǒng)的容錯性研究具有十分重要的意義。
　　 美國NASA實驗室的A.Stoica等人對晶體管陣列容錯設計方法的研究取得了一些有價值的成果。

2、然而，1）實際電子系統(tǒng)中所包含的電路類型不止“與”門和高斯信號生成器;2）由于晶體管陣列的結(jié)構(gòu)相對固定，這一定程度上限制了電路結(jié)構(gòu)的多樣性。3）在實際環(huán)境中，溫度可能是不斷變化的，而且有些應用環(huán)境下，溫度的變化有可能很劇烈。針對這三個問題，我們進行了有針對性的研究工作，
　　 主要包括：
　　 (1)對晶體管陣列容錯方法進行了進一步的研究，并針對“非”門進行了容錯性設計研究。首先，電路的演化設計具有自適應，自組織，自修復

3、的特點，可以用來研究晶體管級電路的容錯特性。其次，GA是一種有效的演化算法，由于其自上而上的搜索方式，整體的搜索策略，優(yōu)化計算時不依賴與梯度信息，因而適合解決一些傳統(tǒng)搜索方法難以解決的高難度復雜的非線性問題。基于GA的晶體管級電路的定結(jié)構(gòu)容錯方法研究的實驗數(shù)據(jù)說明了使用該容錯方法的晶體管級電路具有良好的容錯性能。
　　 (2)針對晶體管級電路的非定結(jié)構(gòu)容錯方法研究。本論文采用了一個輸入，一個輸出的胚胎電路為實驗平臺，遺傳算法為演

4、化算法。由于演化非定結(jié)構(gòu)電路時可以生成多個功能相同但結(jié)構(gòu)不同的電路個體，這些電路個體基于同一錯誤條件而同時出錯概率極低。因此，此異構(gòu)容錯思想適于研究晶體管級電路非定結(jié)構(gòu)容錯特性。基于GA的晶體管級電路的非定結(jié)構(gòu)容錯方法研究的實驗數(shù)據(jù)驗證了采用該容錯方法的非定結(jié)構(gòu)晶體管級電路具有良好的容錯性能。
　　 (3)針對變溫環(huán)境下晶體管級電路的容錯方法研究。本論文提出了一種容錯算法思想，該算法用于在變溫環(huán)境下得到容錯性能較好的個體。算法分