一種用于數(shù)字控制電源的改進(jìn)型延遲線ADC的設(shè)計(jì).pdf

1、隨著半導(dǎo)體工藝與制造技術(shù)的飛速發(fā)展，電子技術(shù)也得到了長(zhǎng)足的進(jìn)步，新的工藝與電路設(shè)計(jì)技術(shù)讓電子產(chǎn)品的性能得到了極大的提升，各種電子產(chǎn)品不斷涌現(xiàn)的同時(shí)，對(duì)產(chǎn)品的能耗管理技術(shù)也有了更高的要求，而模擬電源芯片經(jīng)過(guò)多年的發(fā)展其性能提升也到了瓶頸，相比而言，數(shù)字控制電源在設(shè)計(jì)效率、生產(chǎn)成本與控制靈活性方面則優(yōu)勢(shì)突顯。作為數(shù)字控制電源重要組成部分的模數(shù)轉(zhuǎn)換器(ADC)在很大程度上影響了數(shù)字電源的整體性能，而傳統(tǒng)的ADC在開(kāi)關(guān)電源環(huán)境中也面臨諸多限制。

2、因此，研究用于數(shù)字控制電源中的ADC具有重要的意義。
　　 本文從降壓(Buck)型數(shù)字控制DC-DC變換器系統(tǒng)出發(fā)，對(duì)其系統(tǒng)組成、工作原理、調(diào)制模式等進(jìn)行了闡述。結(jié)合ADC的原理與特點(diǎn)，分析比較了幾種用于數(shù)字控制電源中的ADC結(jié)構(gòu)，提出了具有動(dòng)態(tài)電壓調(diào)整(DVS)功能的分段線性化延遲線ADC結(jié)構(gòu)。在采用線性度更高的延時(shí)單元與數(shù)字校準(zhǔn)電路后，設(shè)計(jì)實(shí)現(xiàn)了用于數(shù)字控制電源的6位分辨率、最高采樣頻率25MHz的改進(jìn)型延遲線ADC，并應(yīng)

3、用在DVS調(diào)整的Buck型數(shù)字控制DC-DC變換器中。
　　 設(shè)計(jì)的6位25MHz分段線性延遲線ADC在中芯國(guó)際(SMIC)0.13μm CMOS混合信號(hào)工藝下進(jìn)行了仿真驗(yàn)證與版圖設(shè)計(jì)。仿真結(jié)果表明，ADC的最高采樣頻率達(dá)到25MHz，有效分辨率為12.5mV/LSB，數(shù)字校準(zhǔn)后的DNL最大值為1.03LSB，最小值由-1.0LSB降為-0.58LSB，INL的最大值由1.85LSB降為1.37LSB，最小值由-1.12LSB降