基于嵌入式多核平臺的并行冗余線程容錯技術(shù)研究.pdf

1、隨著集成電路制造工藝的不斷進步，處理器計算的可信性面臨著瞬態(tài)故障的嚴重威脅，同時在體系結(jié)構(gòu)技術(shù)的推動下，目前的微處理器已經(jīng)全面進入片上多核時代。因此，針對嵌入式多核平臺的容錯技術(shù)研究變得十分緊要。目前對瞬態(tài)故障的容錯技術(shù)的研究滲透到計算機體系結(jié)構(gòu)的各個層面中，主要分為基于處理器層、操作系統(tǒng)層、編譯層和應(yīng)用程序?qū)拥娜蒎e，同時各個層次之間也產(chǎn)生交互。
　　本文首先介紹了嵌入式多核平臺下，基于計算機體系結(jié)構(gòu)不同層次的多線程容錯模型和技術(shù)

2、，其中包括處理器級的多線程容錯調(diào)度模型(SR-SMT、SRT、CRT等)，以及基于編譯的容錯模型和技術(shù)，同時簡單介紹了基于操作系統(tǒng)級的檢查點檢測和恢復(fù)機制。
　　本文在充分研究了現(xiàn)有的多線程容錯技術(shù)后，針對嵌入式多核平臺，提出一種通用的基于編譯層的并行冗余多線程容錯技術(shù)，并進行了實驗驗證。文中重點介紹了該方案的編譯層的冗余多線程容錯調(diào)度模型，該模型基于檢查點的多線程檢錯和恢復(fù)機制，同時描述了用戶手動設(shè)置檢查點和編譯器自動設(shè)置兩種方