基于多核架構的線程級并行關鍵技術研究.pdf

1、隨著集成電路和微處理器體系結構的發(fā)展,多核處理器已經成為業(yè)界研究、商用的主流。在單芯片上集成多個相對簡單、低功耗的單處理器內核,多核技術大大降低了處理器設計、驗證的代價。如何應用多核處理器的并行能力,給當今的程序設計提出了新的要求。
　　 多線程并行是應用多核處理器并行能力,加速串行程序執(zhí)行的一個有效手段。已有一些編譯工具可以輔助程序員對特定的應用進行自動并行化。這些特定的應用往往具備一定的可隔離計算,容易任務劃分的特征。但是仍

2、然有大量實際并行度較高的程序,由于存在指針、間接訪存等模糊依賴,被劃入編譯器無法自動并行的范圍,極大地限制了該類程序在多核架構上進一步挖掘并行加速比,也限制了現代處理器通過大規(guī)模增加核數提升性能加速比的發(fā)展思路。
　　 推測執(zhí)行及事務存儲技術的提出,弱化了該類程序在編譯器階段的依賴分析,使得串行任務可以被任意地劃分為多個子任務,以多線程的形式在多個不同的處理器核上并行執(zhí)行。這種任意并行劃分后的程序的執(zhí)行正確性由特定的軟硬件機制來

3、保證。這無疑大大地簡化了編譯器在串行程序自動并行化上的工作。但目前來說,相關技術的研究仍然處于學術研究階段,距離真正商用還有較大距離,仍有許多關鍵技術有待深入研究。本文從軟硬件結合的角度選擇切入點,通過分析論證,簡化了現有的推測執(zhí)行與事務存儲模型中很多實際問題。首先分析了具有模糊依賴的任務特征及其潛在的可并行性,結合已有的加速模型,提出了目前線程級并行需解決的若干關鍵問題。其次提出了本文的解決方案SpFusion,對相關問題進行改進優(yōu)化