基于多核架構(gòu)的線程級并行關(guān)鍵技術(shù)研究.pdf

1、隨著集成電路和微處理器體系結(jié)構(gòu)的發(fā)展,多核處理器已經(jīng)成為業(yè)界研究、商用的主流。在單芯片上集成多個(gè)相對簡單、低功耗的單處理器內(nèi)核,多核技術(shù)大大降低了處理器設(shè)計(jì)、驗(yàn)證的代價(jià)。如何應(yīng)用多核處理器的并行能力,給當(dāng)今的程序設(shè)計(jì)提出了新的要求。
　　 多線程并行是應(yīng)用多核處理器并行能力,加速串行程序執(zhí)行的一個(gè)有效手段。已有一些編譯工具可以輔助程序員對特定的應(yīng)用進(jìn)行自動(dòng)并行化。這些特定的應(yīng)用往往具備一定的可隔離計(jì)算,容易任務(wù)劃分的特征。但是仍

2、然有大量實(shí)際并行度較高的程序,由于存在指針、間接訪存等模糊依賴,被劃入編譯器無法自動(dòng)并行的范圍,極大地限制了該類程序在多核架構(gòu)上進(jìn)一步挖掘并行加速比,也限制了現(xiàn)代處理器通過大規(guī)模增加核數(shù)提升性能加速比的發(fā)展思路。
　　 推測執(zhí)行及事務(wù)存儲技術(shù)的提出,弱化了該類程序在編譯器階段的依賴分析,使得串行任務(wù)可以被任意地劃分為多個(gè)子任務(wù),以多線程的形式在多個(gè)不同的處理器核上并行執(zhí)行。這種任意并行劃分后的程序的執(zhí)行正確性由特定的軟硬件機(jī)制來

3、保證。這無疑大大地簡化了編譯器在串行程序自動(dòng)并行化上的工作。但目前來說,相關(guān)技術(shù)的研究仍然處于學(xué)術(shù)研究階段,距離真正商用還有較大距離,仍有許多關(guān)鍵技術(shù)有待深入研究。本文從軟硬件結(jié)合的角度選擇切入點(diǎn),通過分析論證,簡化了現(xiàn)有的推測執(zhí)行與事務(wù)存儲模型中很多實(shí)際問題。首先分析了具有模糊依賴的任務(wù)特征及其潛在的可并行性,結(jié)合已有的加速模型,提出了目前線程級并行需解決的若干關(guān)鍵問題。其次提出了本文的解決方案SpFusion,對相關(guān)問題進(jìn)行改進(jìn)優(yōu)化