同時(shí)多線程處理器關(guān)鍵技術(shù)研究.pdf

1、同時(shí)多線程(Simultaneous Multi-Threading，SMT)技術(shù)結(jié)合了超標(biāo)量處理器和多線程處理器二者的優(yōu)點(diǎn)，每個(gè)時(shí)鐘周期從同時(shí)運(yùn)行的多個(gè)線程中取指令，充分挖掘了線程內(nèi)的指令級(jí)并行性和線程間的線程級(jí)并行性，減少了指令槽的水平浪費(fèi)和垂直浪費(fèi)，極大的提高了處理器的指令吞吐率。
　　本文對(duì)同時(shí)多線程關(guān)鍵技術(shù)中的取指策略和提高Cache利用率兩大關(guān)鍵技術(shù)進(jìn)行研究，充分挖掘這種體系結(jié)構(gòu)的潛在性能。在傳統(tǒng)的取指策略中，可以分為

2、兩大陣營，一是致力于提高系統(tǒng)的吞吐率而忽略了線程的公平性，另外一大陣營則致力于提高線程的公平性，而造成系統(tǒng)的吞吐率下降。本文結(jié)合系統(tǒng)吞吐率和線程公平性兩個(gè)因素，在系統(tǒng)吞吐率和線程公平性之間尋找一個(gè)平衡點(diǎn)。另外，由于在同時(shí)多線程結(jié)構(gòu)中，多個(gè)同時(shí)運(yùn)行的線程對(duì)有限的Cache資源競爭，單個(gè)線程的Cache失效率將會(huì)大幅地增加，從而導(dǎo)致線程的推進(jìn)速度下降，影響系統(tǒng)的指令吞吐率，因此提高Cache的利用率對(duì)提高系統(tǒng)的指令吞吐率有著重要的影響。本課

3、題將提高數(shù)據(jù)Cache的利用率作為第二個(gè)研究點(diǎn)。
　　論文首先設(shè)計(jì)實(shí)現(xiàn)了基于系統(tǒng)指令吞吐率和線程公平性雙重優(yōu)先級(jí)的取指策略DPFP，實(shí)現(xiàn)了平衡系統(tǒng)指令吞吐率和線程公平性的算法和線程選擇算法。其次，設(shè)計(jì)與實(shí)現(xiàn)了一種簡單的數(shù)據(jù)Cache壓縮技術(shù)，基于刪除數(shù)據(jù)的冗余符號(hào)擴(kuò)展位的方法，將物理數(shù)據(jù)Cache行分為可壓縮Cache行和不可壓縮Cache行。該壓縮技術(shù)以一個(gè)物理Cache行為壓縮單位，在數(shù)據(jù)裝載到數(shù)據(jù)Cache時(shí)，將可壓縮的物理

4、Cache行以壓縮格式存儲(chǔ)在數(shù)據(jù)Cache中，將不可壓縮的物理Cache行以非壓縮格式存儲(chǔ)在數(shù)據(jù)Cache中，在發(fā)生數(shù)據(jù)Cache失效需要進(jìn)行數(shù)據(jù)Cache替換時(shí)，將充分的利用壓縮Cache行的特點(diǎn)，進(jìn)一步提高數(shù)據(jù)Cache的潛在容量。同時(shí)提出一種簡單的針對(duì)該壓縮數(shù)據(jù)Cache結(jié)構(gòu)的替換策略。
　　本文利用SMT模擬器，選取MiBench和SPLASH-2測(cè)試程序集，實(shí)驗(yàn)分析了不同的取指策略對(duì)處理器性能和線程公平性的影響，并對(duì)本文