版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、分類號UDC密級學(xué)號專業(yè)專業(yè)學(xué)位論文學(xué)位論文(工程碩士)(工程碩士)基于基于RISCRISC架構(gòu)的多線程微處理器架構(gòu)的多線程微處理器設(shè)計及驗(yàn)證設(shè)計及驗(yàn)證劉文凱劉文凱工程領(lǐng)域:域:集成電路工程集成電路工程指導(dǎo)教師:師:喬世杰喬世杰副教授副教授田澤田澤高級工程師高級工程師申請日期:期:2016年6月摘要I論文題目:論文題目:基于基于RISCRISC架構(gòu)的多線程微處理器設(shè)計及驗(yàn)證架構(gòu)的多線程微處理器設(shè)計及驗(yàn)證工程領(lǐng)域工程領(lǐng)域:集成電路工程集成
2、電路工程研究生:劉文凱劉文凱簽名:名:指導(dǎo)教師:指導(dǎo)教師:喬世杰喬世杰副教授副教授簽名:名:田澤田澤高級工程師高級工程師簽名:名:摘要微處理器的硬件多線程架構(gòu)是計算機(jī)體系結(jié)構(gòu)中一種重要的線程級并行方式,其以增加少量邏輯資源為代價,將單核映射為多個邏輯核,使處理器可以同時執(zhí)行多個線程的指令。本文基于MIPS32指令集,設(shè)計了單核微處理器,在此基礎(chǔ)上設(shè)置多個線程上下文環(huán)境以及共享流水線,將單核映射為四個邏輯核,使多個線程的指令可以在處理器內(nèi)
3、部交叉執(zhí)行。本文在對同時多線程結(jié)構(gòu)深入研究與總結(jié)的基礎(chǔ)之上,設(shè)計了一個適用于RISC處理器核心的多線程微結(jié)構(gòu),用硬件實(shí)現(xiàn)可以同時運(yùn)行四個線程指令的設(shè)計目標(biāo),處理器取指部件設(shè)計四個程序計數(shù)器,通過線程控制器完成各個線程的取指切換,每個線程擁有獨(dú)立的通用寄存器文件,設(shè)計多線程流水線寄存器用于保存當(dāng)前周期各線程的執(zhí)行結(jié)果,設(shè)計協(xié)處理單元以實(shí)現(xiàn)其精確異常處理,多線程流水級執(zhí)行部件中的譯碼器、功能部件ALU和訪存控制器采用共享方式,處理器所有模塊
4、均使用Verilog硬件描述語言設(shè)計完成。針對多線程軟核微處理器構(gòu)建測試用例,完成了指令功能與系統(tǒng)功能的定向測試,并且搭建基于UVM驗(yàn)證方法學(xué)的SystemVerilog驗(yàn)證平臺進(jìn)行大規(guī)模隨機(jī)驗(yàn)證,構(gòu)造覆蓋點(diǎn)數(shù)據(jù)完成了功能覆蓋率統(tǒng)計分析。該硬件多線程微處理器內(nèi)核在TSMC40nm工藝下使用DesignCompiler完成邏輯綜合,其運(yùn)行時鐘頻率達(dá)到550MHz,同時運(yùn)行四個線程的指令使處理器的吞吐率和并行度大幅度提升。關(guān)鍵詞關(guān)鍵詞:MI
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- RISC架構(gòu)PLC微處理器的研究和設(shè)計.pdf
- 多線程向量處理器驗(yàn)證技術(shù)研究.pdf
- 基于RISC的微處理器研究與設(shè)計.pdf
- 多線程微處理器指令雙發(fā)射結(jié)構(gòu)的設(shè)計與實(shí)現(xiàn)
- 8位RISC微處理器的設(shè)計.pdf
- 面向外設(shè)管理的微處理器硬件多線程擴(kuò)展.pdf
- 32位RISC微處理器模塊設(shè)計.pdf
- 32位RISC微處理器設(shè)計研究.pdf
- 32位RISC微處理器核的設(shè)計.pdf
- 8位risc微處理器設(shè)計與仿真
- 基于0.13μmcmos工藝的risc微處理器固核設(shè)計
- 簡指令微處理器(RISC)的全流程設(shè)計.pdf
- 32位RISC微處理器的設(shè)計與實(shí)現(xiàn).pdf
- 多線程處理器存儲結(jié)構(gòu)研究.pdf
- 基于FPGA的32位RISC微處理器的設(shè)計與實(shí)現(xiàn).pdf
- 同時多線程處理器前端系統(tǒng)的研究.pdf
- 基于fpga risc 結(jié)構(gòu)8位微處理器的設(shè)計與仿真
- 32位RISC嵌入式微處理器設(shè)計.pdf
- 基于網(wǎng)絡(luò)處理器多線程防火墻的設(shè)計與實(shí)現(xiàn).pdf
- 32位嵌入式RISC微處理器設(shè)計.pdf
評論
0/150
提交評論