64位RISC微處理器的低功耗設(shè)計和后端設(shè)計.pdf_第1頁
已閱讀1頁，還剩67頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、tH，瑟嘶國摘要論文題目：64位RISC微處理器的低功耗設(shè)計和后端設(shè)計學(xué)科：微電子學(xué)與固體電子學(xué)作者姓名：劉靜指導(dǎo)教師：高勇教授答辯日期：摘要伴隨著深亞微米集成電路技術(shù)、工藝和集成度的迅速發(fā)展，芯片的功耗也在不斷增加，在芯片的設(shè)計過程中，提高芯片的性能而不增加芯片的功耗已經(jīng)成為設(shè)計師追求的主要目標。因此，低功耗設(shè)計變得非常重要。本論文主要從三個方面闡述基于64位RISC微處理器芯片的低功耗設(shè)計和后端設(shè)計。首先，介紹了功耗的組成部分和產(chǎn)生

2、原理，并詳細闡述了微處理器芯片在邏輯綜合階段所采用的低功耗優(yōu)化策略：門控時鐘、操作數(shù)隔離和門級功率優(yōu)化。并對各個方法進行了功耗仿真對比，使功耗優(yōu)化了230596。其次，介紹了微處理器芯片的后端實現(xiàn)過程，詳細闡述了微處理器芯片基于SMIC130rimLogic工藝的布局規(guī)劃，電源規(guī)劃，時鐘樹綜合，布線，可制造性設(shè)計等流程的設(shè)計過程；并混合使用兩種閾值的標準單元庫，對版圖級的功耗進行優(yōu)化。最后，介紹了微處理器芯片的后端驗證，包括芯片功能級的

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論