已閱讀1頁，還剩65頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領
文檔簡介
1、FPGA/CPLD(現(xiàn)場可編程門陣列/復雜可編程邏輯器件)、DSP(數(shù)字信號處理器)和微處理器被稱為未來數(shù)字電路系統(tǒng)的3塊基石。微處理器,特別是嵌入式微處理器的設計實現(xiàn)以其低功耗、高性能的特征發(fā)展迅速。精簡指令集微處理器(RISC CPU)作為嵌入式系統(tǒng)業(yè)已成為SOPC(可編程片上系統(tǒng))研究與開發(fā)的技術熱點。
本文用VHDL語言設計了一個基于FPGA的16位精簡指令集微處理器,具體研究工作包括硬件描述語言VHDL及微處理器設計
2、理論的學習,并在此基礎上按照自頂向下的設計原則完成了微處理器的系統(tǒng)級設計、微處理器各模塊算法級設計及RTL級設計,并對微處理器的RTL級代碼進行了軟件仿真及硬件FPGA驗證。針對嵌入式微處理器的特點,在設計中采用了先進的哈佛總線結構,嵌入了快速的硬件乘法器和除法器,集成了一個256byte的內部數(shù)據(jù)存儲器RAM,用硬布線邏輯方法設計快速的控制器,具有較強的中斷和異常處理能力。
本文的微處理器設計實現(xiàn)了系統(tǒng)級設計的所有功能,并且
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的32位RISC微處理器的設計與實現(xiàn).pdf
- 32位RISC微處理器的設計與實現(xiàn).pdf
- 基于fpga risc 結構8位微處理器的設計與仿真
- 面向教學的16位微處理器的FPGA設計與實現(xiàn).pdf
- 8位risc微處理器設計與仿真
- 8位RISC微處理器的設計.pdf
- 32位RISC微處理器模塊設計.pdf
- 32位RISC微處理器設計研究.pdf
- 32位RISC微處理器核的設計.pdf
- 基于FPGA的32位RISC處理器設計與實現(xiàn).pdf
- 32位RISC嵌入式微處理器設計.pdf
- 32位嵌入式RISC微處理器設計.pdf
- 基于FPGA RISC 結構8位微處理器的設計與仿真論文二稿.docx
- 基于FPGA RISC 結構8位微處理器的設計與仿真論文三稿.docx
- 32位risc微處理器設計研究博士論文
- 32位RISC嵌入式微處理器設計研究.pdf
- 基于RISC的微處理器研究與設計.pdf
- 16位低功耗微處理器的設計.pdf
- 基于FPGA RISC 結構8位微處理器的設計與仿真論文一稿.docx
- 基于RISC的32位微處理器關鍵技術的研究與實現(xiàn).pdf
評論
0/150
提交評論