16位RISC微處理器在FPGA上的設(shè)計(jì)與實(shí)現(xiàn).pdf_第1頁(yè)
已閱讀1頁(yè)，還剩65頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶(hù)提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、FPGA/CPLD(現(xiàn)場(chǎng)可編程門(mén)陣列/復(fù)雜可編程邏輯器件)、DSP(數(shù)字信號(hào)處理器)和微處理器被稱(chēng)為未來(lái)數(shù)字電路系統(tǒng)的3塊基石。微處理器,特別是嵌入式微處理器的設(shè)計(jì)實(shí)現(xiàn)以其低功耗、高性能的特征發(fā)展迅速。精簡(jiǎn)指令集微處理器(RISC CPU)作為嵌入式系統(tǒng)業(yè)已成為SOPC(可編程片上系統(tǒng))研究與開(kāi)發(fā)的技術(shù)熱點(diǎn)。
　　本文用VHDL語(yǔ)言設(shè)計(jì)了一個(gè)基于FPGA的16位精簡(jiǎn)指令集微處理器,具體研究工作包括硬件描述語(yǔ)言VHDL及微處理器設(shè)計(jì)

2、理論的學(xué)習(xí),并在此基礎(chǔ)上按照自頂向下的設(shè)計(jì)原則完成了微處理器的系統(tǒng)級(jí)設(shè)計(jì)、微處理器各模塊算法級(jí)設(shè)計(jì)及RTL級(jí)設(shè)計(jì),并對(duì)微處理器的RTL級(jí)代碼進(jìn)行了軟件仿真及硬件FPGA驗(yàn)證。針對(duì)嵌入式微處理器的特點(diǎn),在設(shè)計(jì)中采用了先進(jìn)的哈佛總線(xiàn)結(jié)構(gòu),嵌入了快速的硬件乘法器和除法器,集成了一個(gè)256byte的內(nèi)部數(shù)據(jù)存儲(chǔ)器RAM,用硬布線(xiàn)邏輯方法設(shè)計(jì)快速的控制器,具有較強(qiáng)的中斷和異常處理能力。
　　本文的微處理器設(shè)計(jì)實(shí)現(xiàn)了系統(tǒng)級(jí)設(shè)計(jì)的所有功能,并且

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論