多線程微處理器指令雙發(fā)射結(jié)構(gòu)的設(shè)計與實現(xiàn)

1、<p>　　多線程微處理器指令雙發(fā)射結(jié)構(gòu)的設(shè)計與實現(xiàn)</p><p>　　摘要：單線程性能是處理器設(shè)計中需要考慮的重要因素.基于T2設(shè)計并實現(xiàn)了單線程雙發(fā)射結(jié)構(gòu)，以開發(fā)單線程的指令級并行、提高單線程性能；并對此結(jié)構(gòu)搭建了完備的驗證平臺，通過加速比對改善前后的兩種結(jié)構(gòu)進行了性能評估，評估結(jié)果表明，本文設(shè)計并實現(xiàn)的單線程雙發(fā)射結(jié)構(gòu)能夠有效提高單線程的性能. </p><p>　　關(guān)鍵

2、詞：微處理器；單線程性能；指令級并行；雙發(fā)射；性能評估 </p><p>　　中圖分類號：TP332 文獻標(biāo)識碼：A </p><p>　　Design and Implementation of Multi-thread </p><p>　　Processor's Instruction Dual-issue Structure </p>

3、<p>　　ZHU Cheng-bo， SUN Cai-xia， WANG Yong-wen </p><p>　?。–ollege of Computer， National Univ of Defense Technology， Changsha， Hunan 410073， China） </p><p>　　Abstract： The performance of the

4、 single thread is an important element in the processor design. In this paper， multi-thread dual-issue structure in T2 was modified to support single-thread dual-issue， which would improve the performance of a single thr

5、ead. The results show that the designed structure achieves the expected functions， and is able to improve the performance of a single thread. </p><p>　　Key words： microprocessor chips； performance of a singl

6、e thread； instruction level parallelism； dual-issue； performance evaluation </p><p>　　目前的主流高性能微處理器大多是在開發(fā)指令級并行性的同時開發(fā)線程級并行，如IBM 公司的BlueGene PowerPC A2處理器[1]采用4線程雙發(fā)射體系結(jié)構(gòu)，POWER7處理器[2]采用4線程6發(fā)射體系結(jié)構(gòu)，Sun公司的SPARC T4處

7、理器[3]采用8線程雙發(fā)射體系結(jié)構(gòu).這樣的微體系結(jié)構(gòu)能夠提高處理器的實用效率.另外通過實現(xiàn)多發(fā)射開發(fā)指令級并行，在單線程性能上也有很大的提升. </p><p>　　T2微處理器核采用多線程體系結(jié)構(gòu)，硬件支持8個線程[4].其總體結(jié)構(gòu)如圖1所示.其中IFU為取指部件；EXU0和EXU1為兩個整數(shù)運算部件，執(zhí)行除了整數(shù)乘除法外的所有整數(shù)運算；FGU為浮點運算部件，執(zhí)行所有的浮點運算和整數(shù)乘除法；LSU為訪存部件，執(zhí)

8、行所有的load和store操作；TLU為中斷和異常處理部件；MMU為存儲管理部件；Gasket為接口部件；IRF0和IRF1為整數(shù)寄存器文件，F(xiàn)RF為浮點寄存器文件. </p><p>　　T2中，8個線程分為兩組，線程組內(nèi)使用細粒度多線程，線程組間采用同時多線程，單周期每個線程組挑選一個線程發(fā)射一條指令，即單線程單發(fā)射執(zhí)行.雖然T2的整體性能和其他主流處理器相當(dāng)，但是單線程性能低.圖2給出了T2和Xeon微處

9、理器[5]在單線程環(huán)境下運行串行程序的響應(yīng)時間， T2的響應(yīng)時間是Xeon的幾十倍. </p><p>　　為了提高T2的單線程性能，本文對其多線程雙發(fā)射結(jié)構(gòu)進行了改造，使其支持單線程雙發(fā)射，以開發(fā)指令級并行.在搭建的軟件模擬平臺上對單線程雙發(fā)射結(jié)構(gòu)進行了性能評估.結(jié)果表明，設(shè)計并實現(xiàn)的單線程雙發(fā)射結(jié)構(gòu)能有效提高單線程的性能. </p><p>　　1 指令雙發(fā)射的結(jié)構(gòu)設(shè)計 </p&

10、gt;<p>　　圖3所示為指令雙發(fā)射結(jié)構(gòu)圖.雙發(fā)射結(jié)構(gòu)從指令buffer開始到指令執(zhí)行部件結(jié)束，覆蓋流水線的P站和D站，其中發(fā)射單元覆蓋P站，譯碼單元覆蓋D站. </p><p>　　1.1 發(fā)射單元的設(shè)計 </p><p>　　圖4所示為發(fā)射單元結(jié)構(gòu)圖.發(fā)射單元覆蓋功能流水線的P站，從指令buffer開始到譯碼單元結(jié)束.發(fā)射單元的設(shè)計包括兩線程組TG0和TG1的線程組內(nèi)調(diào)

11、度策略、兩線程組間調(diào)度策略、譯碼部件、指令控制部件的設(shè)計[6].通過線程組內(nèi)調(diào)度策略在TG0和TG1中各挑選一個線程，然后再通過線程組間調(diào)度策略選擇TG0或TG1中的一個線程組發(fā)射兩條指令，或選擇TG0和TG1中的一個線程各發(fā)射一條指令，最后通過指令控制部件決定指令能否發(fā)射. </p><p>　　1.1.1 線程組內(nèi)調(diào)度策略 </p><p>　　線程組內(nèi)使用細粒度多線程調(diào)度策略[7]，

12、從每個線程組處于準(zhǔn)備狀態(tài)的線程中挑選一個線程.TG0和TG1的挑選過程是完全獨立的，采用LRP（Least Recently Picked）算法實現(xiàn)[8]，以TG0實現(xiàn)LRP算法為例，如表1所示.其中pick0， pick1， pick2和pick3分別代表挑選了0， 1， 2和3線程，使用1個8位的lrp值來表示LRP狀態(tài)，每兩位表示1個線程，lrp[1：0]的值表示的是剛剛挑選過的線程，lrp[3：2]次之，lrp[7：6]的值表示

13、的是最久沒有被挑選的線程.lrp的初值為“00011011”，則第一次pick0，相應(yīng)的lrp的值變?yōu)椤?1101100”，第二次pick1，那么lrp的值變成“10110001”，第三次pick2，lrp的值變成“11000110”，第四次pick3，lrp的值變成“00011011”. 　　[2] MANOUSOPOULOS S， MORETO M， GIOIOSA R， et al. Characterizing thread

14、placement in the IBM POWER7 processor[C]</p><p>　　[3] ORACLE Corporation. SPARCT4processor[R/OL]. Redwood Shores， CA： Oracle Corporation， 2011. http：//www.oracle.com/ us/products/servers-storage/servers/spar

15、c-enterprise/t-series/sparc-t4-processor-ds-497205.pdf. </p><p>　　[4] ORACLE Corporation. OpensparcT2processor[R/OL]. Redwood Shores， CA： Oracle Corporation， 2007. http：//www.oracle.com/ technetwork/systems/

16、opensparc/opensparc-t2-page-1446157.html. </p><p>　　[5] INTEL Corporation. Intel Xeon processor[R/OL]. Santa Clara， CA： Intel Corporation， 2010. http：//www. intel.com/products/processor/ Xeon/index.htm. <

17、/p><p>　　[6] HENNESSY J L， PATTERSON D A. Computer architecture： a quantitative approach[M]. San Francisco， CA： Morgan Kaufmann Publishers， 2006. </p><p>　　[7] 張民選， 王永文. 高性能微處理器技術(shù)與結(jié)構(gòu)[M]. 長沙：國防科學(xué)技術(shù)大

18、學(xué)出版社，2004. </p><p>　　ZHANG Min-xuan， WANG Yong-wen. Technology and structure of high performance microprocessor [M]. Changsha： National University of Defense Technology Press， 2004. （In Chinese） </p>

19、<p>　　[8] MANJIKIAN N， ROTH J. Multithreading and interprocessor communication in a dual-issue pipelined processor[C]//Proceedings of 2008 Joint 6th International IEEE Northeast Workshop on Circuits and Systems and

20、TAISA Conference. New York： IEEE， 2008： 33-36. </p><p>　　[9] OLUKOTUN K， HAMMOND L. The future of microprocessors[J]. QUEUE-Multiprocessors， 2005，3（7）： 26-29. </p><p>　　[10]孫彩霞， 張民選. 使用取值策略控制同時多

21、線程處理器中個體線程的性能[J]. 計算機學(xué)報， 2008， 31（2）： 309-317. </p><p>　　SUN Cai-xia， ZHANG Min-xuan. Using instruction fetch policy to control performance of a thread in SMT processors[J]. Chinese Journal of Computers， 200

22、8， 31（2）： 309-317.（In Chinese） </p><p>　　[11]WANG Yong-wen， ZHENG Qian-bing， DOU Qiang， et al. Low power design for a multi-core multi-thread microprocessor[C]//Proceedings of International Symposium on Ener

23、gy-aware Computing and Networking. Washington， DC： IEEE Computer Society， 2010： 351-356. </p><p>　　[12]路放， 安紅，梁博，等. OpenSMT：一個同時多線程處理器模擬器的設(shè)計與實現(xiàn)[J]. 計算機科學(xué)，2006， 33（1）： 158-163. </p><p>　　LU Fang，

24、 AN Hong， LIANG Bo， et al. OpenSMT： the design and implementation of a simulator for simultaneous multithreading processor architecture[J]. Computer Science， 2006， 33（1）： 158-163.（In Chinese） </p><p>　　[13]劉

25、星江， 王慧. 一種基于Verilog的驗證平臺搭建及應(yīng)用[J]. 信息安全與通信保密， 2013（1）： 43-45. </p><p>　　LIU Xing-jiang， WANG Hui. Building-up and application of testbench based on verilog[J]. Information Security and Communications Privacy，

26、 2013（1）： 43-45.（In Chinese） </p><p>　　[14]高秋紅. 時序電路的功能驗證方法和技術(shù)研究[D]. 北京：北京交通大學(xué)， 2006. </p><p>　　GAO Qiu-hong. The study on functional verification methods and technologies for sequential circuit

27、s[D]. Beijing： Beijing Jiaotong University， 2006.（In Chinese） </p><p>　　[15]陳海燕， 郭陽， 陳吉華， 等. 集成電路計算機輔助設(shè)計與驗證實踐[M].長沙：國防科學(xué)技術(shù)大學(xué)出版社，2010. </p><p>　　CHEN Hai-yan， GUO Yang， CHEN Ji-hua， et al. Integr

28、ated circuit computer aided design and verification in practice. [M]. Changsha： National University of Defense Technology Press， 2010.（In Chinese） </p><p>　　[16]羅莉， 何鴻君， 竇強， 等. 覆蓋率驅(qū)動的芯片功能驗證設(shè)計與實現(xiàn)[J]. 計算機工程與科學(xué)

29、， 2013， 35（1）： 36-40. </p><p>　　LUO Li， HE Hong-jun， DOU Qiang， et al. Design and implementation of coverage-driven chip function verification [J]. Computer Engineering & Science， 2013， 35（1）： 36-40.（In