基于多核多線程處理器的網(wǎng)絡測量儀的研究與設計.pdf

1、隨著IP網(wǎng)絡的快速發(fā)展,對網(wǎng)絡的測量研究越來越深入,用于網(wǎng)絡測試的儀器研究更加迫切,網(wǎng)絡應用商和網(wǎng)絡服務提供商的需求極大地促進了網(wǎng)絡測試儀的研發(fā)和更新以及網(wǎng)絡測量系統(tǒng)的快速發(fā)展。同時,網(wǎng)絡流量測量是理解網(wǎng)絡流量組成和分布的首要條件,也是進行高速網(wǎng)絡的QoS以及優(yōu)化網(wǎng)絡配置和發(fā)現(xiàn)網(wǎng)絡瓶頸的基本手段,現(xiàn)在對于萬兆以太網(wǎng)的測最技術和設備主要是外國的研究,國內(nèi)研究很少。設計萬兆以太網(wǎng)的測量儀中,控制系統(tǒng)的硬件平臺的選擇也至關重要,本文選擇RMI

2、XLR732多核多線程處理器作為硬件平臺設計測試儀,它的硬件優(yōu)勢能滿足需要,有8個硬核,每個核有4個線程,即相當于有32個虛擬CPU核,RMI有自帶的操作系統(tǒng)。
　　 本文選用當今流行的多核多線程處理器RMIXLR732為硬件平臺,從測量儀的理論框架和具體實現(xiàn)對網(wǎng)絡測試儀進行了相關研究,并且對測試儀的主要實現(xiàn)函數(shù)及界面的具體設計步驟進行了詳細的說明,最后給出了主要模塊和函數(shù)的代碼,并對其實現(xiàn)過程進行描述。本文的主要內(nèi)容和研究成果

3、如下:
　　 1)系統(tǒng)的研究了網(wǎng)絡測量的關鍵技術和方法,從研究的角度,詳盡說明了設計網(wǎng)絡測試儀的基本理論和相關技術,并且利用多核多線程處理器RMIXLR732設計萬兆以太網(wǎng)測試儀。
　　 2)在復雜環(huán)境下對網(wǎng)絡的異構、多核多線程和嵌入式測試儀三個方面說明了萬兆以太網(wǎng)測試儀的關鍵技術,設計大流量環(huán)境下測試儀的模塊,給出了關鍵函數(shù)代碼,最后詳細介紹測試儀和上位機的通信原理和測試儀監(jiān)控界面設計原理。
　　 3)研究了萬

4、兆以太網(wǎng)的測量功能與結構設計。給出了主要模塊的設計思路、部分設計代碼以及監(jiān)控界面的按鈕實現(xiàn)程序。闡述了關鍵函數(shù)的設計思路、主要實現(xiàn)代碼和函數(shù)流程圖。最后進行了測試儀的環(huán)境配置,實現(xiàn)了具體函數(shù)的功能,同時給出系統(tǒng)框架流程圖。
　　 4)選用多核多線程處理器設計萬兆以太網(wǎng)測量儀,根據(jù)萬兆網(wǎng)絡流暈的處理要求,將多核多線程的處理器用于萬兆以太網(wǎng)的流量監(jiān)控模塊的設計中。在給定的流量發(fā)生器的環(huán)境下,仿真了網(wǎng)絡測試儀的功能,研究了測試儀的實現(xiàn)