基于片上網(wǎng)絡(luò)的多核處理器的研究與實(shí)現(xiàn).pdf

1、隨著集成電路制造工藝的發(fā)展，單核處理器的性能很難再進(jìn)一步提升，多核處理器越來越受到人們的重視?；贔PGA的可編程片上系統(tǒng)（SOPC）具有靈活的設(shè)計(jì)方式，它為多核處理器的設(shè)計(jì)和實(shí)現(xiàn)提供更加方便快捷途徑。
　　本文在探究了Xilinx SOPC的最新設(shè)計(jì)方法后，以Microblaze軟核處理器為基礎(chǔ)，在FPGA上設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)可擴(kuò)展的多核處理器平臺(tái)。多核處理器平臺(tái)的設(shè)計(jì)包括了核間通信的設(shè)計(jì)和處理器節(jié)點(diǎn)的設(shè)計(jì)。對(duì)于核間通信，本文采用

2、了片上網(wǎng)絡(luò)（NoC）方式。和傳統(tǒng)片上總線相比，NoC具有通信帶寬大、可擴(kuò)展性強(qiáng)、支持設(shè)計(jì)重用等優(yōu)點(diǎn)。文中采用了2D-mesh拓?fù)浣Y(jié)構(gòu)、包交換算法和確定路由作為NoC的設(shè)計(jì)方案，該種方案不僅消耗資源少、數(shù)據(jù)傳輸延遲小，而且不存在死鎖問題。對(duì)于處理器節(jié)點(diǎn)部分，本文研究并設(shè)計(jì)了處理器節(jié)點(diǎn)的方案，包括主控單元和可配置接口單元。主控單元以Microblaze為核心，配置了存儲(chǔ)器、總線、DMA等設(shè)備，主要用于處理器節(jié)點(diǎn)控制和進(jìn)行簡(jiǎn)單的計(jì)算；在可配置

3、接口單元中提供了加速器的通用接口，以進(jìn)一步提高處理器的性能。
　　針對(duì)設(shè)計(jì)的多核處理器平臺(tái)方案，文中將其劃分為四部分來分別進(jìn)行設(shè)計(jì)。在主控單元部分給出了各個(gè)IP核的特點(diǎn)、參數(shù)設(shè)置和連接方式?；ミB接口部分中給出了IPIF的生成方法和接口信號(hào)的使用。在其他兩部分均給出了相應(yīng)的設(shè)計(jì)思路和硬件結(jié)構(gòu)。為了方便Microblaze直接控制可配置接口單元，在處理器節(jié)點(diǎn)模塊中還給出指令譯碼和指令收集的硬件結(jié)構(gòu)。
　　最后，本文按照設(shè)計(jì)的硬件