多核處理器片上網絡系統級建模研究.pdf

1、隨著半導體制造工藝的不斷進步，單個硅晶片上集成的晶體管數目不斷增長，多核處理器成為技術不斷發(fā)展的產物。隨著多核處理器核心數目的不斷增加，繼而帶來了一些問題，其中的核間通信技術就是當今多核處理器系統研究的熱點問題。傳統的總線式核間通信方式面臨著可擴展性差，通信效率低等局限，而借鑒傳統計算機網絡思想的片上網絡(Network on Chip，NoC)的出現解決了這一系列問題。同時，芯片設計規(guī)模和復雜度不斷增加，系統開發(fā)周期延長，傳統的軟硬件

2、串行開發(fā)模式已不能適應市場的需求。所以在硬件設計開始之前進行系統級模型的建立就成了必要，建立的模型可以用于軟件的提前開發(fā)以及硬件最優(yōu)架構的探索。
　　本論文在以上這些背景下對2D-Mesh拓撲結構的片上網絡進行事務級建模，主要進行了以下工作:
　　(1)首先使用SystemC和TLM2.0的建模思想實現FIFO類和片上網絡各個組件模型類的設計，包括網絡接口模型、網絡鏈路模型以及路由單元模型，模型的關鍵參數設計為可配置并添加了

3、虛擬通道支持，FIFO類在組件模型中實例化使用;
　　(2)實例化各個模塊類，配置模塊參數以及綁定情況，將模塊進行組合構建出2D-Mesh拓撲結構的片上網絡模型，為避免手寫大量配置文件，設計了專門的GUI界面實現模型的配置;
　　(3)采用開放虛擬平臺OVP(1M)提供的高性能處理器模型，結合定制的片上網絡模型，構建多核處理器虛擬平臺，用于數據包的收發(fā)，來驗證事務級片上網絡模型的功能，并對模型的性能進行了分析。另外針對網絡擁