基于片上網(wǎng)絡的多核微處理器設計及其關(guān)鍵技術(shù)研究.pdf

1、廈門大學學位論文原創(chuàng)性聲明本人呈交的學位論文是本人在導師指導下，獨立完成的研究成果。本人在論文寫作中參考其他個人或集體已經(jīng)發(fā)表的研究成果，均在文中以適當方式明確標明，并符合法律規(guī)范和《廈門大學研究生學術(shù)活動規(guī)范(試行)》。另外，該學位論文為()課題(組)的研究成果，獲得()課題(組)經(jīng)費或?qū)嶒炇业馁Y助，在()實驗室完成。(請在以上括號內(nèi)填寫課題或課題組負責人或?qū)嶒炇颐Q，未有此項聲明內(nèi)容的，可以不作特別聲明。)聲明人。㈣：髻a閑加Ic年

2、門月Z1日摘要大規(guī)模片上多核微處理器擁有大量中央處理器(CPU)核，并通過多任務并行的方式使它們協(xié)作工作。然而，隨著片上CPU核數(shù)量的增加，傳統(tǒng)總線或者點對點的互聯(lián)結(jié)構(gòu)己無法滿足大量CPU核對通訊結(jié)構(gòu)的面積、功耗以及帶寬的需求。同時，作為CPU私有緩存的高速緩存(cache)的數(shù)量也隨著CPU核數(shù)量的增加而增加，傳統(tǒng)的cache結(jié)構(gòu)很難滿足大量CPU核對cache的低功耗需求。針對上述存在的這些關(guān)鍵技術(shù)問題，本論文對大規(guī)模片上多核微處理

3、器的低功耗cache技術(shù)、片上網(wǎng)絡互聯(lián)技術(shù)以及可重構(gòu)片上網(wǎng)絡技術(shù)等方面進行了研究。本論文的主要工作內(nèi)容和創(chuàng)新點如下：(1)為微處理器內(nèi)存子系統(tǒng)建立功耗模型，分析低功耗cache所應具備的基本特征，并在此基礎上提出動態(tài)重定位cache結(jié)構(gòu)。動態(tài)重定位cache采用基于蹤跡的指令存儲方案，按照指令執(zhí)行順序為每個進入cache存儲器的指令分配一個蹤跡地址，并通過動態(tài)地址映射模塊來完成蹤跡地址與編譯地址之間的相互轉(zhuǎn)換，同時采用“先入先替換”的替

4、換策略，從而保證即使在cache存儲器滿時，蹤跡存儲方案仍然能被正確執(zhí)行。(2)提出基于混合電路交換(HCS)的片上網(wǎng)絡結(jié)構(gòu)。實現(xiàn)高級微控制器總線結(jié)構(gòu)(AMBA)協(xié)議到片上網(wǎng)絡協(xié)議的映射，具有AMBA兼容性。采用無緩存的交換機結(jié)構(gòu)，各交換機之間通過流水線通道實現(xiàn)數(shù)據(jù)包傳輸。采用混合的傳輸機制，傳輸機制的切換由消息的長度所決定，對于單數(shù)據(jù)包的消息采用包交換方式，而多數(shù)據(jù)包的消息則采用電路交換方式。(3)提出基于規(guī)則拓撲的可重構(gòu)片上網(wǎng)絡(I