片上多處理器關(guān)鍵技術(shù)研究.pdf

1、受到功耗的制約和單線程程序有限指令并行性的影響，單核處理器性能的提升在2000年以后變得越來越艱難。片上多處理器(chip multi-processor)憑借其強(qiáng)大的并行處理能力、高帶寬的數(shù)據(jù)通信、高效的資源利用率以及良好的擴(kuò)展性逐漸成為了處理器繼續(xù)按照摩爾定律提升性能的新方向。然而作為一項(xiàng)新技術(shù)，片上多處理器還存在許多亟待解決的問題，這些問題制約了片上多處理器的進(jìn)一步發(fā)展。本文以提高片上多處理器系統(tǒng)的性能為目標(biāo)，從系統(tǒng)的角度綜合考慮

2、這些問題，著重研究了片上多處理器設(shè)計(jì)中的三個(gè)關(guān)鍵技術(shù)：具有低時(shí)延要求的片上短消息傳輸互連網(wǎng)絡(luò)，高效的多核操作系統(tǒng)調(diào)度器，以及兼顧單、多線程處理能力的控制處理器核。
　　 首先，根據(jù)片上處理器核物理位置相對(duì)較近的特點(diǎn)，本論文提出了采用共享寄存器堆來構(gòu)建專門用于傳遞同步消息和廣播數(shù)據(jù)的短消息傳輸網(wǎng)絡(luò)。共享寄存器堆實(shí)現(xiàn)了核間信息的快速交互，從而滿足了短消息傳輸?shù)蜁r(shí)延的要求。同時(shí)該網(wǎng)絡(luò)在物理上有較低的寫入邏輯時(shí)延和較小的讀出邏輯時(shí)延，而

3、且面積和功耗都較小，這些特點(diǎn)使得該網(wǎng)絡(luò)能夠方便的集成到片上多處理器中。實(shí)驗(yàn)結(jié)果表明，通過設(shè)計(jì)專門用于傳遞短消息的網(wǎng)絡(luò)，同步消息的傳遞開銷被大幅降低，有效減少了任務(wù)的調(diào)用開銷；同時(shí)短數(shù)據(jù)廣播的效率也得到了提升，減少了通信開銷。實(shí)驗(yàn)結(jié)果表明，五個(gè)科學(xué)計(jì)算核心算法性能上有5.62％到25.38％的提升，片上互連網(wǎng)絡(luò)的面積和功耗的增加都不超過1％。
　　 其次，本論文提出了一種基于主從式實(shí)時(shí)操作系統(tǒng)(Real time operatin

4、g system-RTOS)的調(diào)度器(scheduler)來高效地管理片上多核系統(tǒng)。通過定義操作系統(tǒng)和應(yīng)用程序之間的協(xié)議，編程人員只需要提供協(xié)議中所定義的內(nèi)容，不需要再在程序中加入同步和數(shù)據(jù)傳遞操作，把這些交由操作系統(tǒng)完成，從而降低了并行編程的難度。調(diào)度器的設(shè)計(jì)根據(jù)科學(xué)計(jì)算應(yīng)用程序的特點(diǎn)，結(jié)合數(shù)據(jù)流圖編程模型，采用了分類的調(diào)用策略來降低任務(wù)的調(diào)用開銷。操作系統(tǒng)和片上互連網(wǎng)絡(luò)的協(xié)議中采用了不同的網(wǎng)絡(luò)接口函數(shù)來高效支持調(diào)度器對(duì)不同網(wǎng)絡(luò)的訪問

5、，從而減少了網(wǎng)絡(luò)通信時(shí)延。實(shí)驗(yàn)結(jié)果表明，通過減少調(diào)用開銷和通信時(shí)延，設(shè)計(jì)的調(diào)度器有效的提升了片上多核系統(tǒng)的性能(從5.25％到19.62％不等)，從而使得五個(gè)科學(xué)計(jì)算核心算法的在多核系統(tǒng)上有較高的性能-效率不低于59.00％，而調(diào)度器的代碼空間只有5.38KB。
　　 最后，本論文提出了一種采用亂序超標(biāo)量和類同時(shí)多線程技術(shù)(simultaneousmultithreading SMT)的處理器來滿足控制處理器核對(duì)于單線程執(zhí)行能力