應用驅動的多處理器片上系統(tǒng)能耗優(yōu)化技術研究.pdf

1、近年來僅僅依賴于制造工藝改進的集成電路已不能滿足市場的需求，設計者們以復雜度和集成度更高的片上系統(tǒng)(SoC)來應對。多處理器片上系統(tǒng)(MPSoC)已成為嵌入式系統(tǒng)的主流芯片解決方案，其極高的復雜度和集成度帶來嚴重的能耗問題，給設計者帶來重大挑戰(zhàn)。在SoC的設計流程中，既要需要對各系統(tǒng)模塊進行能耗評估，并根據(jù)評估結果調整架構;同時還要基于各種高能效方法設計系統(tǒng)策略，設計相應的軟硬件來使得系統(tǒng)運行時達到最優(yōu)的能效。
　　很多研究都集中

2、在低功耗策略上，比如動態(tài)電壓頻率調整(DVFS)和時鐘門控(Clock Gate)技術的研究。但是，低功耗并不意味著高能效，能效體現(xiàn)了能量的使用效率，體現(xiàn)了系統(tǒng)在單位能量下所能做的工作量。單純的低功耗技術往往導致系統(tǒng)運行時間的延長，在延時超過一定程度則反而降低了系統(tǒng)能效。為此，在考慮系統(tǒng)能效的時候需要將應用的執(zhí)行時間考慮進去，對系統(tǒng)中的各個模塊的能耗做定量的分析。其次，這些低功耗技術都基于較低層次的電路，比如寄存器轉換級(RTL)和門級

3、(Gate)，屬于SoC設計的后期階段。隨著MPSoC的設計復雜度提高，其開發(fā)周期加長，在RTL級和門級的能耗評估和設計更加耗時。由于這兩方面的原因，如果SoC設計后期階段的能耗評估指標不滿足規(guī)格要求，那么系統(tǒng)架構調整將十分的棘手，因此需要研究更早期的能耗評估與能耗優(yōu)化技術。
　　為此，本文深入研究MPSoC系統(tǒng)的高能效技術，結合MPSoC中各個子系統(tǒng)自身特點，將復雜問題局部化，根據(jù)各子系統(tǒng)的特點來制定相應的高能效方案。
　

4、　本文的研究包含以下三個方面:
　　1)處理器子系統(tǒng)能耗評估和優(yōu)化技術研究。為了早期能對處理器子系統(tǒng)在執(zhí)行系統(tǒng)應用時的能耗進行評估，本文首先提出一種改進的指令層次的處理器能耗模型，并給出綜合使用剖析和標注技術的能耗評估方法，該方法的MPSoC建模在虛擬架構(VA)層和傳輸精確(TA)層進行，兼顧評估的快速性和準確性。使用通用的代碼分析工具GNU gcov來剖析VA層仿真時的統(tǒng)計數(shù)據(jù)，利用VA層仿真的速度，快速得到分析系統(tǒng)應用能耗的

5、所需信息。然后，將VA層得到的信息標注到TA層模型，利用TA層模型的更高精確度來進一步評估處理器子系統(tǒng)能耗。最后，基于能耗分析結果，對以H.264/AVC解碼應用驅動的MPSoC處理器子系統(tǒng)進行了優(yōu)化，將運算復雜度過高的邏輯硬化成硬件加速器，在加速器的硬件實現(xiàn)過程中充分應用能耗優(yōu)化架構和技術。
　　2)存儲子系統(tǒng)能耗優(yōu)化技術研究。片上高速緩存(Cache)在存儲子系統(tǒng)中扮演著重要角色，貢獻了MPSoC的大部分能耗。本文提出一種對訪

6、問能自適應和線程感知相結合的Cache分割策略。該策略中，針對多核處理器的數(shù)據(jù)類型，本文提出將Cache中的數(shù)據(jù)區(qū)分為獨享和共享，并根據(jù)數(shù)據(jù)類型區(qū)分訪問類型。然后提出一種支持Cache分割的軟硬件架構，并綜合考慮訪問類型、應用程序量和數(shù)據(jù)量，通過分割Cache給系統(tǒng)應用分配和使用適量的存儲資源。進一步地，本文將應用線程數(shù)納入分析模型，使用整數(shù)線性規(guī)劃(ILP)的方法獲取最優(yōu)能耗結果和各處理器核心(Core)對應的Cache分配。

7、　　3)通信子系統(tǒng)能耗優(yōu)化技術研究。為了避免任務映射、線程劃分及調度對通信子系統(tǒng)能耗的影響，本文首先提出一種綜合使用消息聚合和通信流水線技術的策略。該策略中，本文采用消息聚合技術來減少通信次數(shù)，從而減少因啟動通信而產生的能耗。本文還采用通信流水線技術來隱蔽通信開銷，從而減少因等待通信而產生的能耗。進一步的，本文對消息聚合和通信流水線技術進行了量化分析，并采用基于ILP的方法確定通信流水線技術和消息聚合技術的使用，利用ILP方法的特性進行