多核結(jié)構(gòu)上的線程級(jí)推測(cè)關(guān)鍵技術(shù)研究.pdf

1、進(jìn)入21世紀(jì)以來(lái)，隨著半導(dǎo)體工藝技術(shù)的發(fā)展，微處理器芯片體系結(jié)構(gòu)由于受到功耗與設(shè)計(jì)復(fù)雜度等問(wèn)題的限制開(kāi)始進(jìn)入多核時(shí)代，但是傳統(tǒng)的串行程序模型與串行地址空間模型并沒(méi)有發(fā)生實(shí)質(zhì)性變化，并行的多核結(jié)構(gòu)模型與串行的計(jì)算理論模型之間發(fā)生了矛盾。線程級(jí)推測(cè)技術(shù)的提出為緩解這一矛盾，使用多核結(jié)構(gòu)加速串行程序提供了可能。目前，有關(guān)該技術(shù)的研究仍然停留在學(xué)術(shù)研究階段，距離應(yīng)用還有較大的距離，仍有許多關(guān)鍵技術(shù)有待深入研究。因此“多核結(jié)構(gòu)上的線程級(jí)推測(cè)關(guān)鍵技

2、術(shù)研究”對(duì)于探索在多核微處理器芯片上加速傳統(tǒng)串行應(yīng)用的有效方法具有重要的學(xué)術(shù)意義和實(shí)際應(yīng)用價(jià)值。 本文圍繞線程級(jí)推測(cè)的若干關(guān)鍵技術(shù)問(wèn)題開(kāi)展了深入系統(tǒng)的研究，主要涉及線程級(jí)推測(cè)并行性的定位與分析、線程級(jí)推測(cè)程序的表示與變換、支持線程級(jí)推測(cè)的單芯片多處理器(Chip Multi-processor，CMP)結(jié)構(gòu)模型三個(gè)方面。(1)在線程級(jí)推測(cè)并行性的定位與分析的研究中，本文提出了判定“特定應(yīng)用程序是否適合推測(cè)執(zhí)行”的準(zhǔn)則，以及分析、

3、定位應(yīng)用程序中線程級(jí)推測(cè)并行性的理論與方法，并設(shè)計(jì)實(shí)現(xiàn)了針對(duì)線程級(jí)推測(cè)的剖析工具。(2)在線程級(jí)推測(cè)程序的表示與變換的研究中，本文為實(shí)現(xiàn)循環(huán)結(jié)構(gòu)和子程序結(jié)構(gòu)的線程級(jí)推測(cè)執(zhí)行，設(shè)計(jì)實(shí)現(xiàn)了基本的運(yùn)行時(shí)系統(tǒng)，完成了循環(huán)結(jié)構(gòu)和子程序結(jié)構(gòu)的線程化執(zhí)行，簡(jiǎn)化了線程級(jí)推測(cè)程序的設(shè)計(jì)，并通過(guò)擴(kuò)充系統(tǒng)調(diào)用的方法避免了對(duì)編譯器的大幅度改動(dòng)。(3)在支持線程級(jí)推測(cè)的CMP結(jié)構(gòu)模型的研究中，本文考察了在CMP結(jié)構(gòu)上實(shí)現(xiàn)線程級(jí)推測(cè)所需的硬件支持，提出了一種線程級(jí)

4、推測(cè)硬件體系結(jié)構(gòu)模型。(4)搭建了多核芯片結(jié)構(gòu)的行為級(jí)模擬實(shí)驗(yàn)平臺(tái)，開(kāi)展了軟硬件協(xié)同的性能分析與優(yōu)化工作。通過(guò)大量的實(shí)驗(yàn)，完成了對(duì)多核芯片基本設(shè)計(jì)空間的搜索，獲得了對(duì)線程級(jí)推測(cè)技術(shù)中的若干關(guān)鍵問(wèn)題的新認(rèn)識(shí)。 本文選取SPEC CPU 2000中的程序作為研究對(duì)象。通過(guò)對(duì)應(yīng)用程序中固有的線程級(jí)推測(cè)并行性的研究，我們發(fā)現(xiàn)：(1)程序中存在著大量的返回值可預(yù)測(cè)的子程序結(jié)構(gòu)，這些子程序結(jié)構(gòu)平均占據(jù)了超過(guò)50％的運(yùn)行時(shí)間，簡(jiǎn)單的Last-

5、value函數(shù)返回值預(yù)測(cè)方案已經(jīng)足以取得令人滿(mǎn)意的預(yù)測(cè)成功率。(2)程序中粒度較小的循環(huán)結(jié)構(gòu)較粒度較大的循環(huán)結(jié)構(gòu)多，循環(huán)展開(kāi)合并技術(shù)對(duì)于控制推測(cè)線程的粒度是必要的。(3)無(wú)論是循環(huán)結(jié)構(gòu)還是子程序結(jié)構(gòu)，訪存數(shù)據(jù)依賴(lài)都是普遍存在的，在推測(cè)執(zhí)行的過(guò)程中適當(dāng)?shù)夭迦胪脚c通信對(duì)于提高線程級(jí)推測(cè)的性能具有重要意義。(4)由于受到應(yīng)用本身并行特性的限制，基于4發(fā)射超標(biāo)量?jī)?nèi)核的線程級(jí)推測(cè)技術(shù)所能有效利用的處理器內(nèi)核數(shù)目小于4。通過(guò)搭建具體的行為級(jí)模擬平

6、臺(tái)、開(kāi)展軟硬件協(xié)同的性能分析與優(yōu)化，我們還發(fā)現(xiàn)：(1)單一總線互連網(wǎng)絡(luò)很難承擔(dān)線程級(jí)推測(cè)執(zhí)行過(guò)程中的數(shù)據(jù)通信負(fù)載，按照功能分裂總線的多總線互連方案可以在一定程度上緩解該問(wèn)題，但是當(dāng)處理器數(shù)目大于4時(shí)；多總線互連方案將成為系統(tǒng)性能瓶頸。(2)使用復(fù)雜的寬發(fā)射處理器內(nèi)核(發(fā)射寬度大于2)構(gòu)造線程級(jí)推測(cè)系統(tǒng)是不必要的，但是亂序發(fā)射技術(shù)是必須的。(3)線程級(jí)推測(cè)的性能很大程度依賴(lài)于編譯技術(shù)，優(yōu)化的線程劃分方案與適當(dāng)?shù)耐酵ㄐ艡C(jī)制是影響線程級(jí)推測(cè)