基于G4 Plus嵌入式微處理器的圖像處理顯示技術(shù)的實(shí)現(xiàn).pdf

1、在靜態(tài)圖像壓縮領(lǐng)域,JPEG格式是壓縮率比較高的一種,廣泛地應(yīng)用于數(shù)碼相機(jī)、視頻監(jiān)控、網(wǎng)絡(luò)傳輸?shù)阮I(lǐng)域。在這些應(yīng)用領(lǐng)域的顯示終端,均需要一個(gè)JPEG解碼系統(tǒng)來完成圖像的還原工作,大部分產(chǎn)品是在DSP或ARM等芯片上利用軟件實(shí)現(xiàn),而軟件的串行性已不能滿足實(shí)時(shí)處理對(duì)速度的要求。因此為了更好的滿足圖像處理實(shí)時(shí)性、可靠性和靈活性的要求,本論文圍繞實(shí)時(shí)圖像處理器的軟硬件設(shè)計(jì)與實(shí)現(xiàn),開展了以下研究工作： 1.提出了一個(gè)實(shí)時(shí)圖像處理器硬件實(shí)現(xiàn)方

2、案,該方案以東南大學(xué)國家專用集成電路系統(tǒng)工程技術(shù)研究中心自主研發(fā)的G4 Plus嵌入式微處理器為核心,以ALTERA公司的Cyclone系列FPGAEPIC20FC32417為輔助處理器。系統(tǒng)能實(shí)現(xiàn)：圖像存儲(chǔ)、圖像解碼處理、圖像LCD顯示等功能。該方案充分利用了G4 Plus嵌入式微處理器的高性能、FPGA的靈活性,具有較強(qiáng)的圖像實(shí)時(shí)處理能力。 2.本論文基于硬件設(shè)計(jì)語言Verilog HDL 設(shè)計(jì)實(shí)現(xiàn)了JPEG圖像解碼核心模塊

3、,通過改進(jìn)算法優(yōu)化結(jié)構(gòu),在合理地利用硬件資源的條件下,有效地挖掘出算法內(nèi)在的并行性。在JPEG解碼器設(shè)計(jì)中,首先根據(jù)Huffman碼字本身的特點(diǎn)和JPEG標(biāo)準(zhǔn),設(shè)計(jì)了一種Huffinan碼字分組結(jié)構(gòu),基于該結(jié)構(gòu)提出分組Huffman查找表的設(shè)計(jì)方法,進(jìn)而完成了快速Huffman解碼算法及其模塊設(shè)計(jì)。其次為保證在有效的精度內(nèi)占用較少的硬件資源,采用了基于行列分離和分布式算法,完成了IDCT模塊的設(shè)計(jì)。在論文的最后給出了系統(tǒng)的測試方案及結(jié)果