基于改進(jìn)自適應(yīng)遺傳算法的CMOS運(yùn)放的電路級(jí)綜合方法的研究.pdf

1、隨著大規(guī)模集成電路的迅速發(fā)展，專用集成電路正朝著系統(tǒng)集成的方向發(fā)展，這類系統(tǒng)通常既包含數(shù)字電路又包含模擬電路。對(duì)于數(shù)字電路而言，人們可以利用基于硬件描述語(yǔ)言的邏輯綜合工具對(duì)其進(jìn)行迅速可靠的綜合，而模擬電路仍然由模擬電路專家們手工設(shè)計(jì)完成的?；谏鲜鲈颍壳捌惹行枰獙?duì)模擬集成電路的設(shè)計(jì)方法進(jìn)行改進(jìn)。 本論文主要研究了CMOS運(yùn)算放大器的電路級(jí)綜合方法問(wèn)題。 首先分析了基于模擬和基于方程的電路性能評(píng)估技術(shù)。提出了“層次式分

2、解+基于規(guī)則”的拓?fù)渚C合方法，即采用層次式分解法的思想構(gòu)建了一個(gè)具有24種有效拓?fù)涞腃MOS運(yùn)放拓?fù)鋷?kù)；而在進(jìn)入優(yōu)化階段時(shí)采用基于規(guī)則的方法從所構(gòu)建的拓?fù)鋷?kù)中選擇最佳電路拓?fù)溥M(jìn)行器件尺寸的優(yōu)化。 其次用準(zhǔn)精確懲罰函數(shù)法構(gòu)造出代價(jià)函數(shù)，并作為改進(jìn)自適應(yīng)遺傳算法的適應(yīng)度函數(shù)，從而將模擬集成電路的電路級(jí)綜合問(wèn)題映射成無(wú)約束最大化問(wèn)題。 再次，在詳細(xì)分析模擬退火法和遺傳算法的基礎(chǔ)上，提出了一種新的數(shù)學(xué)優(yōu)化算法——改進(jìn)自適應(yīng)遺傳算