基于FPGA的空壓機(jī)在線監(jiān)測(cè)系統(tǒng)的前端設(shè)計(jì).pdf

1、狀態(tài)監(jiān)測(cè)是掌握設(shè)備運(yùn)行狀況，判斷其運(yùn)行趨勢(shì)，降低故障率的重要手段之一。而獲得反映設(shè)備運(yùn)行的準(zhǔn)確數(shù)據(jù)是狀態(tài)監(jiān)測(cè)的基礎(chǔ)。本文適應(yīng)旋轉(zhuǎn)機(jī)械在線監(jiān)測(cè)系統(tǒng)的發(fā)展，以實(shí)際工程項(xiàng)目為背景，對(duì)空壓機(jī)在線監(jiān)測(cè)系統(tǒng)的前端部分進(jìn)行設(shè)計(jì)，有效地實(shí)現(xiàn)了信號(hào)調(diào)理、數(shù)據(jù)采集和數(shù)據(jù)存儲(chǔ)等功能。 本文先對(duì)空壓機(jī)結(jié)構(gòu)及其常發(fā)故障進(jìn)行分析，提出了空壓機(jī)監(jiān)測(cè)測(cè)點(diǎn)布置方案，給出了在線監(jiān)測(cè)系統(tǒng)總體結(jié)構(gòu)圖。之后結(jié)合數(shù)據(jù)采集系統(tǒng)要求，通過(guò)對(duì)比確定了數(shù)據(jù)采集系統(tǒng)的整體方案，即以

2、現(xiàn)場(chǎng)可編程門陣列(FPGA)作為數(shù)據(jù)采集和存儲(chǔ)的控制核心，實(shí)現(xiàn)多通道同步數(shù)據(jù)采集，并采用ARM處理器來(lái)實(shí)現(xiàn)數(shù)據(jù)的網(wǎng)絡(luò)傳輸。 在給出系統(tǒng)設(shè)計(jì)整體方案之后，本文著重于系統(tǒng)前端的硬件設(shè)計(jì)，并將其分為信號(hào)調(diào)理卡和數(shù)據(jù)采集卡兩部分研究。信號(hào)調(diào)理卡包括I/V變換電路、程控增益放大電路、低通濾波電路；從傳感器輸出的模擬信號(hào)經(jīng)過(guò)信號(hào)調(diào)理卡進(jìn)行信號(hào)調(diào)理后，轉(zhuǎn)換成數(shù)據(jù)采集卡可以接受的輸入信號(hào)，以便數(shù)據(jù)采集卡進(jìn)行后續(xù)處理。數(shù)據(jù)采集卡包括AD轉(zhuǎn)換器接口

3、電路、雙口RAM接口電路和FPGA接口電路；FPGA作為系統(tǒng)的核心芯片，控制AD轉(zhuǎn)換器對(duì)調(diào)理輸出的信號(hào)進(jìn)行轉(zhuǎn)換，并將轉(zhuǎn)換后的數(shù)據(jù)分時(shí)存入雙口RAM之中。 在完成了系統(tǒng)前端的硬件設(shè)計(jì)后，本文對(duì)FPGA的整體邏輯功能進(jìn)行模塊劃分，并對(duì)其中的各個(gè)功能模塊進(jìn)行軟件設(shè)計(jì)，同時(shí)，在ISE開(kāi)發(fā)平臺(tái)下，利用VHDL硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)各模塊的功能。 最后本文闡明了數(shù)據(jù)采集系統(tǒng)的可靠性，提出了保證系統(tǒng)可靠性的基本措施，并強(qiáng)調(diào)數(shù)據(jù)采集系統(tǒng)的抗