eda課程設(shè)計(汽車尾燈設(shè)計與實現(xiàn))

1、<p><b>　　EDA課程設(shè)計</b></p><p>　　課題名稱：汽車尾燈的設(shè)計 </p><p>　　院 系：信息科學(xué)與工程 </p><p><b>　　專業(yè)班級：</b></p><p><b>　　姓 名：</b></p>

2、<p><b>　　學(xué) 號：</b></p><p><b>　　指導(dǎo)老師：</b></p><p>　　2013.12.20</p><p><b>　　目錄</b></p><p><b>　　摘 要I</b></p>

3、<p>　　第1章 選題依據(jù)1</p><p>　　1.1 汽車尾燈的國內(nèi)外發(fā)展現(xiàn)狀1</p><p>　　1.2 可編程器件的發(fā)展1</p><p>　　1.3 可編程器件在汽車電子上的運用2</p><p>　　1.4 設(shè)計內(nèi)容和目標(biāo)3</p><p><b>　　EDA

4、設(shè)計流程3</b></p><p>　　第2章 EDA、VHDL簡介4</p><p>　　2.1 EDA技術(shù)4</p><p>　　2.1.1 EDA技術(shù)的概念4</p><p>　　2.1.2 EDA技術(shù)的特點4</p><p>　　2.1.3 EDA設(shè)計流程4</p>

5、<p>　　2.2 硬件描述語言（VHDL）4</p><p>　　2.2.1 VHDL簡介4</p><p>　　2.2.2 VHDL語言的特點5</p><p>　　第3章 設(shè)計實現(xiàn)6</p><p>　　3.1 汽車尾燈控制器的工作原理6</p><p>　　3.1.1 功能描

6、述6</p><p>　　3.1.2 模塊設(shè)計6</p><p>　?。?）汽車尾燈主控制模塊7</p><p>　　（2）時鐘分頻模塊7</p><p>　?。?）左側(cè)尾燈功能模塊7</p><p>　　（4）右側(cè)尾燈功能模塊7</p><p>　　3.1.3 圖形元件原理圖8

7、</p><p>　　3.2 主要VHDL源程序8</p><p>　　3.2.1汽車尾燈主控制模塊CTRL8</p><p>　　3.2.2時鐘分頻模塊SZ10</p><p>　　3.2.3右側(cè)尾燈控制模塊RC11</p><p>　　3.2.4左側(cè)尾燈控制模塊LC13</p><p

8、>　　3.2.5頂層文件VHDL程序（tp.VHD）14</p><p>　　3.3 仿真圖及塊16</p><p>　　3.3.1各模塊的仿真波形圖16</p><p>　　圖3-2 汽車尾燈主控制模塊CTRL16</p><p>　　3.3.2仿真波形分析20</p><p>　　第4章 設(shè)計總結(jié)

9、21</p><p><b>　　參考文獻23</b></p><p><b>　　第1章 選題依據(jù)</b></p><p>　　1.1 汽車尾燈的國內(nèi)外發(fā)展現(xiàn)狀</p><p>　　如今的時代，萬物日新月異。在汽車領(lǐng)域中，這種變化也同樣存在?，F(xiàn)在，汽車不僅僅是主要的代步工具之一，同時也是時

10、尚和潮流的最好的體現(xiàn)。汽車尾燈是汽車的語言。更加靈敏的燈光信號可以更好的被人“讀懂”，更有效地對其他車輛的司機起到提醒作用，及時采取相應(yīng)的規(guī)避動作，從而讓駕駛更安全。同時尾燈更廣泛的應(yīng)用于科研項目。汽車尾燈在汽車信號燈具中占據(jù)重要地位，因為它們發(fā)出的信號顯示汽車行駛狀態(tài)和行駛軌跡即將發(fā)生變化，對汽車安全行駛肩負(fù)重要使命。近年來，汽車外形由于設(shè)計上的需要，空氣動力特性的提高以及美觀的需求，低側(cè)面且流線型的外形越來越受歡迎。因此，尾燈的形狀

11、也朝著異型化、一體化方向發(fā)展，同時由于尾燈占用了汽車后車廂的體積，因此希望尾燈的前后深度(即厚度)盡量薄，這樣設(shè)計上就需要將轉(zhuǎn)向燈、剎車燈、側(cè)車燈、倒車燈等各種燈具與車體融為一體，開發(fā)成一套組合燈具，因此對汽車尾燈反射鏡的形狀及采用的材料提出了更高的要求。</p><p>　　在國外Lumileds Lighting公司這個月宣布的新Luxeon(R)III高性能LEDs都能通過單一LED提供穩(wěn)定的驅(qū)動給汽車尾燈

12、，從而達到轉(zhuǎn)換變后車燈的性能效果。由于光學(xué)和包裝成本的降低，新190-流明橙紅燈III發(fā)光器可以用于建立更小型的壽命更長的后車燈照明系統(tǒng)，價格比正常的白熾裝置的更具競爭性。超越美國交通運輸部FMVSS標(biāo)準(zhǔn)，歐洲ECE標(biāo)準(zhǔn)和日本工業(yè)標(biāo)準(zhǔn)(JIS)鋪下了奠基石。這種新尾燈模跟飛利浦汽車照明公司的產(chǎn)品相似，對單一化LED照明設(shè)計有著重要意義同時加速了各汽車制造商對LED照明解決方案的采用。</p><p>　　1.2

13、 可編程器件的發(fā)展</p><p>　　PLD（programmable logic device)--可編程邏輯器件：PLD是作為一種通用集成電路生產(chǎn)的，它的邏輯功能按照用戶對器件編程決定。一般的PLD的集成度很高，足以滿足設(shè)計一般的數(shù)字系統(tǒng)的需要。這樣就可以由設(shè)計人員自行編程而把一個數(shù)字系統(tǒng)“集成”在一片PLD上，而不必去請芯片制造廠商設(shè)計和制作專用的集成電路芯片了。</p><p>

14、　　早期的可編程邏輯器件只有可編程只讀存貯器(PROM)、紫外線可按除只讀存貯器(EPROM)和電可擦除只讀存貯器(EEPROM)三種。由于結(jié)構(gòu)的限制，它們只能完成簡單的數(shù)字邏輯功能。 </p><p>　　這兩種器件兼容了PLD和通用門陣列的優(yōu)點，可實現(xiàn)較大規(guī)模的電路，編程也很靈活。與門陣列等其它ASIC相比，它們又具有設(shè)計開發(fā)周期短、設(shè)計制造成本低、開發(fā)工具先進、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實時在線檢驗等

15、優(yōu)點，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計和產(chǎn)品生產(chǎn)(一般在10,000件以下)之中。幾乎所有應(yīng)用門陣列、PLD和中小規(guī)模通用數(shù)字集成電路的場合均可應(yīng)用FPGA和CPLD器件。</p><p>　　1.3 可編程器件在汽車電子上的運用</p><p>　　在過去的3到4年中，PLD在汽車領(lǐng)域得到了空前的發(fā)展。PLD已經(jīng)在汽車信息娛樂和通信市場上得到了廣泛應(yīng)用，新興的汽車輔助駕駛設(shè)計也采用了PL

16、D。在這一領(lǐng)域中，某些應(yīng)用發(fā)展非常迅速，包括道路偏離報警、夜視和胎壓監(jiān)控系統(tǒng)等。在今后5年中，預(yù)計PLD的增長至少為50%CAGR。PLD憑借其較低的成本結(jié)構(gòu)和較高的系統(tǒng)性能，進入了主流汽車市場。與SAAP解決方案不同，PLD所具有的靈活性在汽車行業(yè)中受到普遍歡迎。PLD具有較低的芯片成本結(jié)構(gòu)、豐富的知識產(chǎn)權(quán)（IP）內(nèi)核、參考設(shè)計以及較長的產(chǎn)品在市時間，而且PLD不存在ASIC那樣的前端流片（NRE）成本以及最小訂購量的問題，是系統(tǒng)設(shè)計

17、成本效益的選擇，所以PLD是汽車市場發(fā)展的理想選擇。</p><p>　　1.4 設(shè)計內(nèi)容和目標(biāo)</p><p>　　EDA技術(shù)作為現(xiàn)代電子設(shè)計技術(shù)的核心，它依賴功能強大的計算機，所以本次設(shè)計的目的就是通過實踐深入理解計算機組成原理，了解EDA技術(shù)并掌握VHDL硬件描述語言的設(shè)計方法和思想。以計算機組成原理為指導(dǎo)，通過學(xué)習(xí)的VHDL語言結(jié)合電子電路的設(shè)計知識理論聯(lián)系本次的實習(xí)內(nèi)容—汽車尾

18、燈控制器的設(shè)計，掌握所學(xué)的課程知識和基本單元電路的綜合設(shè)計應(yīng)用，提高IC設(shè)計能力，提高分析、解決計算機技術(shù)實際問題的獨立工作能力。通過輸入系統(tǒng)時鐘信號和相關(guān)的汽車控制信號，汽車尾燈將正確顯示當(dāng)前汽車的控制狀態(tài)。</p><p>　　（1）汽車尾部左右兩側(cè)各有多盞指示燈。</p><p>　　（2）汽車正常行駛時指示燈都不亮。</p><p>　?。?）汽車右轉(zhuǎn)彎時，

19、右側(cè)的一盞指示燈亮。</p><p>　　（4）汽車左轉(zhuǎn)彎時，左側(cè)的一盞指示燈亮。</p><p>　?。?）汽車剎車時，左右兩側(cè)的一盞指示燈同時亮。</p><p>　　（6）汽車在夜間行駛時，左右兩側(cè)有指示燈同時一直亮，供照明使用。</p><p><b>　　EDA設(shè)計流程</b></p><p

20、>　　1、文本/原理圖編輯與修改。</p><p>　　2、編譯。 　　3、綜合。</p><p><b>　　4、適配。</b></p><p>　　5、 功能仿真和時序仿真。</p><p>　　6、編程下載。把適配后生成的下載或配置文件，通過編程器或編程電纜向FPGA或CPLD下載以便進行調(diào)試和驗證。<

21、;/p><p><b>　　7、 硬件測試。</b></p><p>　　第2章 EDA、VHDL簡介</p><p>　　2.1 EDA技術(shù)</p><p>　　2.1.1 EDA技術(shù)的概念</p><p>　　EDA是電子設(shè)計自動化（Electronic Design Automation）

22、的縮寫，在20世紀(jì)90年代初從計算機輔助設(shè)計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念發(fā)展而來的。EDA技術(shù)就是以計算機為工具，設(shè)計者在EDA軟件平臺上，用硬件描述語言HDL完成設(shè)計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。</p><p>　　2.1.2 EDA技

23、術(shù)的特點</p><p>　　利用EDA技術(shù)進行電子系統(tǒng)的設(shè)計，具有以下幾個特點：① 用軟件的方式設(shè)計硬件；② 用軟件方式設(shè)計的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開發(fā)軟件自動完成的；③ 設(shè)計過程中可用有關(guān)軟件進行各種仿真；④ 系統(tǒng)可現(xiàn)場編程，在線升級；⑤ 整個系統(tǒng)可集成在一個芯片上，體積小、功耗低、可靠性高。因此，EDA技術(shù)是現(xiàn)代電子設(shè)計的發(fā)展趨勢。</p><p>　　2.1.3 EDA設(shè)

24、計流程</p><p>　　2.2 硬件描述語言（VHDL）</p><p>　　2.2.1 VHDL簡介</p><p>　　VHDL(Very-High-Speed Integrated Circuit Hardware Description Language)主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形

25、式和描述風(fēng)格與句法是十分類似于一般的計算機高級語言。VHDL的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可是部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)部功能和算法完成部分。在對一個設(shè)計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計就可以直接調(diào)用這個實體。這種將設(shè)計實體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計的基本點。</p><p>　　2.

26、2.2 VHDL語言的特點</p><p>　　1.用VHDL代碼而不是用原理圖進行設(shè)計，意味著整個電路板的模型及性能可用計算機模擬進行驗證。</p><p>　　2.VHDL元件的設(shè)計與工藝無關(guān)，與工藝獨立，方便工藝轉(zhuǎn)換。</p><p>　　3.VHDL支持各種設(shè)計方法，自頂向下、自底向上或者混合的都可以。</p><p>　　4.可以

27、進行從系統(tǒng)級到邏輯級的描述，即混合描述。</p><p>　　5.VHDL區(qū)別于其他的HDL，已形成標(biāo)準(zhǔn)，其代碼在不同的系統(tǒng)中可交換建模。</p><p>　　圖3-0 汽車尾燈控制工作原理圖</p><p><b>　　第3章 設(shè)計實現(xiàn)</b></p><p>　　應(yīng)用VHDL進行自頂向下的設(shè)計，是采用可完全獨立于目

28、標(biāo)器件芯片物理結(jié)構(gòu)的硬件描述語言。就是使用VHDL模型在所有綜合級別上對硬件設(shè)計進行說明、建模和仿真測試。其設(shè)計流程如下：</p><p>　　3.1 汽車尾燈控制器的工作原理</p><p>　　3.1.1 功能描述</p><p>　　汽車尾燈控制器就是一個狀態(tài)機的實例。</p><p>　　正常行駛時所有的燈都不亮，當(dāng)汽車右轉(zhuǎn)彎時，

29、右側(cè)燈RD1閃爍；左轉(zhuǎn)彎，左側(cè)燈LD1閃爍；剎車時，左側(cè)燈LD2和右側(cè)燈RD2同時亮；夜間行駛時，右側(cè)RD3和左側(cè)LD3同時亮；并不可能出現(xiàn)RD1 和LD1同時亮的情況。</p><p>　　3.1.2 模塊設(shè)計</p><p>　　根據(jù)系統(tǒng)設(shè)計要求，系統(tǒng)采用自頂向下的設(shè)計方法，頂層設(shè)計采用原理圖設(shè)計的方式，它是由時鐘分頻模塊、汽車尾燈主控模塊、左邊燈控制模塊、右邊燈控制模塊四部分組成。&

30、lt;/p><p><b>　　如下所示：</b></p><p>　?。?）汽車尾燈主控制模塊</p><p><b>　　（2）時鐘分頻模塊</b></p><p>　?。?）左側(cè)尾燈功能模塊</p><p>　　（4）右側(cè)尾燈功能模塊</p><p>

31、;　　3.1.3 圖形元件原理圖</p><p>　　圖3-1 圖形元件原理圖</p><p>　　3.2 主要VHDL源程序</p><p>　　3.2.1汽車尾燈主控制模塊CTRL</p><p><b>　　數(shù)據(jù)入口：</b></p><p>　　RIGHT：右轉(zhuǎn)信號；</p>

32、;<p>　　LEFT：左轉(zhuǎn)信號；</p><p>　　BRAKE：剎車信號；</p><p>　　NIGHT：夜間行駛信號；</p><p><b>　　數(shù)據(jù)出口：</b></p><p>　　LP：左側(cè)燈控制信號；</p><p>　　RP：右側(cè)燈控制信號；</p>

33、<p>　　LR：錯誤控制信號；</p><p>　　BRAKE_LED：剎車控制信號；</p><p>　　NIGHT_LED：夜間行駛控制信號；</p><p><b>　　程序功能描述：</b></p><p>　　該段程序用于對汽車尾燈進行整體控制，當(dāng)輸入為左轉(zhuǎn)信號時，輸出左側(cè)燈控制信號；當(dāng)輸入為右轉(zhuǎn)

34、信號時，輸出右側(cè)燈控制信號；當(dāng)同時輸入LEFT和RIGHT信號時，輸出錯誤控制信號。當(dāng)輸入為剎車信號時，輸出剎車控制信號；當(dāng)輸入為夜間行駛信號時，輸出為夜間行駛控制信號。</p><p><b>　　具體操作：</b></p><p>　　LIBRARY IEEE;</p><p>　　USE IEEE.STD_LOGIC_1164.ALL;&

35、lt;/p><p>　　ENTITY CTRL IS</p><p>　　PORT(LEFT,RIGHT,BRAKE,NIGHT: IN STD_LOGIC;</p><p>　　LP,RP,LR,BRAKE_LED,NIGHT_LED: OUT STD_LOGIC);</p><p>　　END ENTITY CTRL;</p>

36、<p>　　ARCHITECTURE ART OF CTRL IS</p><p><b>　　BEGIN</b></p><p>　　NIGHT_LED<=NIGHT;</p><p>　　BRAKE_LED<=BRAKE;</p><p>　　PROCESS(LEFT,RIGHT)</p&

37、gt;<p>　　VARIABLE TEMP:STD_LOGIC_VECTOR(1 DOWNTO 0);</p><p><b>　　BEGIN</b></p><p>　　TEMP:=LEFT&RIGHT;</p><p>　　CASE TEMP IS</p><p>　　WHEN "0

38、0"=>LP<='0';RP<='0';LR<='0';</p><p>　　WHEN "01"=>LP<='0';RP<='1';LR<='0';</p><p>　　WHEN "10"=>

39、LP<='1';RP<='0';LR<='0';</p><p>　　WHEN OTHERS=>LP<='0';RP<='0';LR<='1';</p><p><b>　　END CASE;</b></p><

40、p>　　END PROCESS;</p><p>　　END ARCHITECTURE ART;</p><p>　　3.2.2時鐘分頻模塊SZ</p><p><b>　　數(shù)據(jù)輸入：</b></p><p>　　CLK：時鐘輸入信號；</p><p><b>　　數(shù)據(jù)輸出：<

41、;/b></p><p>　　CP：尾燈閃爍觸發(fā)信號；</p><p><b>　　程序功能描述：</b></p><p>　　這塊的功能是對左右兩邊的LLED1、RLED1的閃爍時間間隔，以CLK為輸入信號， CP為輸出信號，在程序中定義一個八位節(jié)點信號COUNT來放計數(shù)值，當(dāng)CLK的上升沿到來時就開始計數(shù)，最后將COUNT(3)給C

42、P，實現(xiàn)對CLK的八分頻。</p><p>　　再將CP的電平信號分別和LEDL、LEDR電平與，最后用輸出的電平來控制汽車左右的LLED1、RLED1，實現(xiàn)左右轉(zhuǎn)的指示功能。 </p><p><b>　　具體操作：</b></p><p>　　LIBRARY IEEE;</p><p>　　USE IEEE.STD_

43、LOGIC_1164.ALL;</p><p>　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;</p><p>　　ENTITY SZ IS</p><p>　　PORT(CLK: IN STD_LOGIC;</p><p>　　CP: OUT STD_LOGIC);</p><p>　　END

44、ENTITY SZ;</p><p>　　ARCHITECTURE ART OF SZ IS</p><p>　　SIGNAL COUNT:STD_LOGIC_VECTOR(7 DOWNTO 0);</p><p><b>　　BEGIN</b></p><p>　　PROCESS(CLK)</p><

45、;p><b>　　BEGIN</b></p><p>　　IF CLK'EVENT AND CLK='1' THEN</p><p>　　COUNT<=COUNT+1;</p><p><b>　　END IF;</b></p><p>　　END PROCESS

46、;</p><p>　　CP<=COUNT(3);</p><p>　　END ARCHITECTURE ART;</p><p>　　3.2.3右側(cè)尾燈控制模塊RC</p><p><b>　　數(shù)據(jù)入口：</b></p><p>　　CLK：時鐘控制信號；</p><p

47、>　　RP：右側(cè)燈控制信號；</p><p>　　LR：錯誤控制信號；</p><p>　　BRAKE：剎車控制信號；</p><p>　　NIGHT：夜間行駛控制信號；</p><p><b>　　數(shù)據(jù)出口：</b></p><p>　　LEDR：右側(cè)RD1燈控制信號；</p>

48、<p>　　LEDB：右側(cè)RD2燈控制信號；</p><p>　　LEDN：右側(cè)RD3燈控制信號；</p><p><b>　　程序功能描述：</b></p><p>　　本描述用于控制右側(cè)燈的亮、滅和閃爍情況，當(dāng)時鐘上升沿信號和右側(cè)燈控制信號或剎車控制信號或夜間行駛信號同時出現(xiàn)時，右側(cè)相應(yīng)的燈亮或出現(xiàn)閃爍。當(dāng)錯誤控制信號出現(xiàn)時，

49、RD1燈不亮。</p><p><b>　　具體操作:</b></p><p>　　LIBRARY IEEE;</p><p>　　USE IEEE.STD_LOGIC_1164.ALL;</p><p>　　ENTITY RC IS</p><p>　　PORT(CLK,RP,LR,BRAKE,

50、NIGHT: IN STD_LOGIC;</p><p>　　LEDR,LEDB,LEDN: OUT STD_LOGIC);</p><p>　　END ENTITY RC;</p><p>　　ARCHITECTURE ART OF RC IS</p><p><b>　　BEGIN</b></p>&l

51、t;p>　　LEDB<=BRAKE;</p><p>　　LEDN<=NIGHT;</p><p>　　PROCESS(CLK,RP,LR)</p><p><b>　　BEGIN</b></p><p>　　IF CLK'EVENT AND CLK='1' THEN</p

52、><p>　　IF(LR='0') THEN</p><p>　　IF(RP='0') THEN</p><p>　　LEDR<='0';</p><p><b>　　ELSE</b></p><p>　　LEDR<='1';

53、</p><p><b>　　END IF;</b></p><p><b>　　ELSE</b></p><p>　　LEDR<='0';</p><p><b>　　END IF;</b></p><p><b>　　

54、END IF; </b></p><p>　　END PROCESS;</p><p>　　END ARCHITECTURE ART;</p><p>　　3.2.4左側(cè)尾燈控制模塊LC</p><p><b>　　數(shù)據(jù)入口：</b></p><p>　　CLK：時鐘控制信號；<

55、;/p><p>　　LP：左側(cè)燈控制信號；</p><p>　　LR：錯誤控制信號；</p><p>　　BRAKE：剎車控制信號；</p><p>　　NIGHT：夜間行駛控制信號；</p><p><b>　　數(shù)據(jù)出口：</b></p><p>　　LEDL：左側(cè)LD1燈控

56、制信號；</p><p>　　LEDB：左側(cè)LD2燈控制信號；</p><p>　　LEDN：左側(cè)LD3燈控制信號；</p><p><b>　　程序功能描述：</b></p><p>　　本程序用于控制左側(cè)燈的亮、滅和閃爍情況，當(dāng)時鐘上升沿信號和左側(cè)燈控制信號或剎車控制信號或夜間行駛信號同時出現(xiàn)時，左側(cè)相應(yīng)的燈亮或出現(xiàn)

57、閃爍。當(dāng)錯誤控制信號出現(xiàn)時，LD1燈不亮。</p><p><b>　　具體操作：</b></p><p>　　LIBRARY IEEE;</p><p>　　USE IEEE.STD_LOGIC_1164.ALL;</p><p>　　ENTITY LC IS</p><p>　　PORT(CL

58、K,LP,LR,BRAKE,NIGHT: IN STD_LOGIC;</p><p>　　LEDL,LEDB,LEDN: OUT STD_LOGIC);</p><p>　　END ENTITY LC;</p><p>　　ARCHITECTURE ART OF LC IS</p><p><b>　　BEGIN</b>

59、</p><p>　　LEDB<=BRAKE;</p><p>　　LEDN<=NIGHT;</p><p>　　PROCESS(CLK,LP,LR)</p><p><b>　　BEGIN</b></p><p>　　IF CLK'EVENT AND CLK='1&#

60、39; THEN</p><p>　　IF(LR='0') THEN</p><p>　　IF(LP='0') THEN</p><p>　　LEDL<='0';</p><p><b>　　ELSE</b></p><p>　　LEDL<

61、;='1';</p><p><b>　　END IF;</b></p><p><b>　　ELSE</b></p><p>　　LEDL<='0';</p><p><b>　　END IF;</b></p><p&

62、gt;<b>　　END IF; </b></p><p>　　END PROCESS;</p><p>　　END ARCHITECTURE ART;</p><p>　　3.2.5頂層文件VHDL程序（tp.VHD）</p><p>　　Library ieee;</p><p>　　Use

63、 ieee.std_logic_1164.all;</p><p>　　Use ieee.std_logic_unsigned.all;</p><p>　　Entity tp is</p><p>　　Port(clk:in std_logic;</p><p>　　Left:in std_logic;</p><p&g

64、t;　　Right:in std_logic;</p><p>　　Brake:in std_logic;</p><p>　　Night:in std_logic;</p><p>　　Ld1,ld2,ld3:out std_logic;</p><p>　　Rd1,rd2,rd3:out std_logic);</p>&l

65、t;p><b>　　End;</b></p><p>　　Architecture bh of tp is</p><p>　　Component sz is</p><p>　　Port(clk:in std_logic;</p><p>　　Cp:out std_logic);</p><p

66、>　　End component;</p><p>　　Component ctrl is</p><p>　　Port(left,right,brake,night:in std_logic;</p><p>　　Lp,rp,lr,brake_led,night_led:out std_logic);</p><p>　　End co

67、mponent;</p><p>　　Component lc is</p><p>　　Port(clk,lp,lr,brake,night:in std_logic;</p><p>　　Ledl,ledb,ledn:out std_logic);</p><p>　　End component;</p><p>

68、　　Component rc is</p><p>　　Port(clk,rp,lr,brake,night:in std_logic;</p><p>　　Ledr,ledb,ledn:out std_logic);</p><p>　　End component;</p><p>　　Signal tmp0,tmp1,tmp2,tmp3,

69、tmp4:std_logic;</p><p>　　Signal err0,err1,err2,err3,err4,err5:std_logic;</p><p>　　signal bm:std_logic;</p><p><b>　　Begin</b></p><p>　　U1:sz port map(clk,bm)

70、;</p><p>　　U2:ctrl port map(left,right,brake,night,tmp0,tmp1,tmp2,tmp3,tmp4);</p><p>　　U3:lc port map(clk,tmp0,tmp2,tmp3,tmp4,err0,err1,err2);</p><p>　　U4:rc port map(clk,tmp1,tmp2,

71、tmp3,tmp4,err3,err4,err5);</p><p>　　Ld1<=err0 and bm;</p><p>　　Ld2<=err1;</p><p>　　Ld3<=err2;</p><p>　　Rd1<=err3 and bm;</p><p>　　Rd2<=err4;

72、</p><p>　　Rd3<=err5;</p><p><b>　　End</b></p><p>　　3.3 仿真圖及塊</p><p>　　3.3.1各模塊的仿真波形圖</p><p>　　圖3-2 汽車尾燈主控制模塊CTRL </p><p>　　圖3-3

73、 汽車尾燈控制部件模塊</p><p>　　圖3-4 時鐘分頻模塊SZ</p><p>　　圖3-5 時鐘分頻部件模塊</p><p>　　圖3-6 右側(cè)尾燈控制模塊RC</p><p>　　圖3-7 右側(cè)尾燈控制部件模塊</p><p>　　圖3-8 左側(cè)尾燈控制模塊LC</p><p>

74、　　圖3-9左側(cè)尾燈控制部件模塊</p><p>　　圖3-10 Top</p><p>　　3.3.2仿真波形分析</p><p>　　輸入剎車信號一直為高電平，輸出LD2燈和RD2燈也為長亮；左轉(zhuǎn)信號為高電平時，LD1燈閃爍，右轉(zhuǎn)信號為高電平時，RD1燈閃爍；當(dāng)左轉(zhuǎn)信號和右轉(zhuǎn)信號同時為高電平時，LD1燈和RD1燈都不亮；夜間行駛信號為高電平時，LD3燈和RD3

75、燈同時亮。波形仿真結(jié)果滿足預(yù)期的功能。</p><p><b>　　第4章 設(shè)計總結(jié)</b></p><p>　　《EDA技術(shù)及VHDL語言》基于VHDL語言的十進制等精度頻率計的設(shè)計，采用VHDL 語言，運用自頂向下的設(shè)計思想，將系統(tǒng)按功能逐層分割的層次化設(shè)計方法。軟件平臺是ALTERA公司的Quartus II。通過課程設(shè)計，本次課程設(shè)計的主要目的是培養(yǎng)學(xué)生掌握使

76、用EDA（電子設(shè)計自動化）工具設(shè)計數(shù)字邏輯的方法，包括設(shè)計輸入、編譯、軟件仿真、下載和硬件仿真等全過程。</p><p>　　在第一周做準(zhǔn)備及查找資料，通過網(wǎng)絡(luò)和圖書館的書籍查找了大量關(guān)于等精度頻率計設(shè)計的資料，同時自己把所作項目分析清楚為第二周做課程設(shè)計提供充分時間及做這個項目的能力。</p><p>　　第二丶三周進入狀態(tài)全心投入，根據(jù)自己平時所學(xué)對程序進行調(diào)試，分析項目按照自己的方案

77、一步一步做，把項目分成幾個模塊并清楚每一個模塊的功能，并根據(jù)每個模塊的功能得到每個模塊的組成，然后對每個模塊編程序或做原理圖文件編譯仿真來驗證自己所預(yù)想的功能，每一塊都達到自己所預(yù)想的功能后，再重新來，把它們作為子程序保存時不創(chuàng)建工程，再建立一個原理圖文件并把它作為頂層文件，建立工程時把上面的四個模塊程序加進去，創(chuàng)建完工程后把四個模塊建立成符號文件，再調(diào)用做出項目。</p><p>　　通過本次課程設(shè)計，我們對E

78、DA技術(shù)有了更深的了解，初步學(xué)會了采用自頂向下的系統(tǒng)設(shè)計方法設(shè)計系統(tǒng)，并熟練掌握了利用VHDL語言進行簡單的電路模塊設(shè)計。經(jīng)過三周的實驗設(shè)計，曲折可謂一語難盡。在此期間我們也失落過，也曾一度熱情高漲。從開始時滿富盛激情到最后汗水背后的復(fù)雜心情，點點滴滴無不令我回味無長。生活就是這樣，汗水預(yù)示著結(jié)果也見證著收獲。勞動是人類生存生活永恒不變的話題。通過實習(xí)，我才真正領(lǐng)略到“艱苦奮斗”這一詞的真正含義，我才意識到老一輩電子設(shè)計為我們的社會付出

79、。本次課程設(shè)計不僅培養(yǎng)了我們實際操作能力，也培養(yǎng)了我們靈活運用課本知識，理論聯(lián)系實際，分析問題和解決問題的能力。它不僅僅是一個學(xué)習(xí)新知識新方法的好機會，同時也是對我所學(xué)知識的一次綜合的檢驗和復(fù)習(xí)，使我明白了自己的缺陷所在，從而查漏補缺。在設(shè)計過程中，能與同學(xué)相互交流討論，分工合作，不僅降低了設(shè)計難度，縮短了設(shè)計周期，更是進一步培養(yǎng)了我們的團隊合作精神。</p><p>　　在此次設(shè)計過程中，不僅要求我們掌握扎實的

80、理論知識，分析問題能從根本原理出發(fā)，聯(lián)系實際解決問題，還要求我們要有耐心，毅力及細心。稍有不慎，一個小小的錯誤就會導(dǎo)致結(jié)果的不正確，而對錯誤的檢查更要求我們要有足夠的耐心，反復(fù)調(diào)試，直到程序順利通過。</p><p>　　我想說，設(shè)計確實有些辛苦，但苦中也有樂，在如今單一的理論學(xué)習(xí)中，很少有機會能有實踐的機會，但我們可以，而且設(shè)計也是一個團隊的任務(wù)，一起的工作可以讓我們有說有笑，相互幫助，配合默契，多少人間歡樂在

81、這里灑下，大學(xué)里一年的相處還趕不上這十來天的合作，我感覺我和同學(xué)們之間的距離更加近了；我想說，確實很累，但當(dāng)我們看到自己所做的成果時，心中也不免產(chǎn)生興奮； 正所謂“三百六十行，行行出狀元”。我們同樣可以為社會作出我們應(yīng)該做的一切，這有什么不好？我們不斷的反問自己。也許有人不喜歡這類的工作，也許有人認(rèn)為設(shè)計的工作有些枯燥，但我們認(rèn)為無論干什么，只要人生活的有意義就可。社會需要我們，我們也可以為社會而工作。既然如此，那還有什么必要失落呢？于

82、是我們決定沿著自己的路，執(zhí)著的走下去。</p><p><b>　　參考文獻</b></p><p>　　[1] 王忠鋒. SOPC/EDA綜合課程設(shè)計指導(dǎo)書，</p><p>　　[2] 潘松，黃繼業(yè).EDA技術(shù)與VHDL(第三版).北京:清華大學(xué)出版社，2009</p><p>　　[3] 李國麗，朱維勇. EDA與

83、數(shù)字系統(tǒng)設(shè)計. 北京：機械工業(yè)出版社，2004</p><p>　　[4]黃仁欣.EDA技術(shù)實用教程.北京:清華大學(xué)出版社,2006</p><p>　　[5] 曹昕燕,周鳳臣,聶春燕.EDA技術(shù)實驗與課程設(shè)計.北京:清華大學(xué)出版社,2006.5</p><p>　　[6] 楊亦華,延明.數(shù)字電路EDA入門.北京:北京郵電大學(xué)出版社,2003</p>