單相橋式全控整流電路設計課程設計

1、<p><b>　　XX大學</b></p><p>　　課 程 設 計 說 明 書</p><p>　　學生姓名： 學 號： </p><p>　　學 院： 信息與通信工程學院 </p><p>　　專 業(yè)：

2、 自動化 </p><p>　　題 目： 單相橋式全控整流電路設計 </p><p>　?。冸娮柝撦d、反電勢電阻負載） </p><p>　　指導教師： 職稱: </p><p>　　2011年12月31日</p><p&

3、gt;<b>　　課程設計任務書</b></p><p>　　11/12 學年第 一 學期</p><p>　　學 院： 信息與通信工程學院 </p><p>　　專 業(yè)： 自動化 </p><p>　　學

4、 生 姓 名： 學 號： </p><p>　　課程設計題目： 單相橋式全控整流電路設計 </p><p>　?。冸娮柝撦d、反電勢電阻負載） </p><p>　　起 迄 日 期： 12月25日～ 12月31日 </p><p>　　課

5、程設計地點： 實驗中心 </p><p>　　指 導 教 師： </p><p>　　系 主 任： </p><p>　　下達任務書日期: 2011年 12月 25 日</p><p>　　

6、課 程 設 計 任 務 書</p><p>　　課 程 設 計 任 務 書</p><p>　　一．單相橋式全控整流電路（純電阻負載）</p><p><b>　　1 理論設計</b></p><p>　　1.1 單項橋式全控整流電路帶電阻性負載電路分析</p><p>　　單項橋式全控整流電路帶

7、電阻性負載電路如圖（1）：</p><p><b>　　圖（1）</b></p><p>　　在單項橋式全控整流電路中，晶閘管VT1和VT4組成一對橋臂，VT2和VT3 組成另一對橋臂。在u2正半周（即a點電位高于b點電位），若4個晶閘管均不導通，負載電流id為零，ud也為零，VT1、VT4串聯(lián)承受電壓u2，設VT1和VT4的漏電阻相等，則各承受u2的一半。若在觸發(fā)角

8、α處給VT1和VT4加觸發(fā)脈沖，VT1、VT4即導通，電流從a端經(jīng)VT1、R、VT4流回電源b端。當u2為零時，流經(jīng)晶閘管的電流也降到零，VT1和VT4關斷。</p><p>　　在u2負半周，仍在觸發(fā)延遲角α處觸發(fā)VT2和VT3（VT2和VT3的α=0處為ωt=π），VT2和VT3導通，電流從電源的b端流出，經(jīng)VT3、R、VT2流回電源a端。到u2過零時，電流又降為零，VT2和VT3關斷。此后又是VT1和VT4

9、導通，如此循環(huán)的工作下去，整流電壓ud和晶閘管VT1，和VT4兩端的電壓波形如下圖（2）所示，晶閘管承受的最大正向電壓和反向電壓分別為U2和U2。</p><p><b>　　1.2 工作原理</b></p><p>　　第1階段（0~ωt1）：這階段u2在正半周期，a點電位高于b點電位晶閘管VT1和VT2方向串聯(lián)后于u2連接，VT1承受正向電壓為u2/2，VT2承受

10、u2/2的反向電壓；同樣VT3和VT4反向串聯(lián)后與u2連接，VT3承受u2/2的正向電壓，VT4承受u2/2的反向電壓。雖然VT1和VT3受正向電壓，但是尚未觸發(fā)導通，負載沒有電流通過，所以Ud=0，id=0。</p><p>　　第2階段（ωt1 ~π）：在ωt1 時同時觸發(fā)VT1和VT3，由于VT1和VT3受正向電壓而導通，有電流經(jīng)a點→VT1→R→VT3→變壓器b點形成回路。在這段區(qū)間里，ud=u2，id=

11、iVT1=iVT3=ud/R。由于VT1和VT3導通，忽略管壓降，uVT1=uVT2=0，而承受的電壓為uVT2=uVT4=u2。</p><p>　　第3階段（π~ωt2 ）：從ωt=π開始u2進入了負半周期，b點電位高于a點電位，VT1和VT3由于受反向電壓而關斷，這時VT1~VT4都不導通，各晶閘管承受u2/2的電壓，但VT1和VT3承受的事反向電壓，VT2和VT4承受的是正向電壓，負載沒有電流通過，ud=

12、0，id=i2=0。</p><p>　　第4階段（ωt2 ~π）：在ωt2 時，u2電壓為負，VT2和VT4受正向電壓，觸發(fā)VT2和VT4導通，有電流經(jīng)過b點→VT2→R→VT4→a點，在這段區(qū)間里，ud=u2，id=iVT2=iVT4=i2=ud/R。由于VT2和VT4導通，VT2和VT4承受u2的負半周期電壓，至此一個周期工作完畢，下一個周期，充復上述過程，單項橋式整流電路兩次脈沖間隔為180°。

13、</p><p><b>　　1.3 參數(shù)計算</b></p><p><b>　　整流電壓平均值為：</b></p><p>　　α 角的移相范圍為00-1800。</p><p>　　向負載輸出的平均電流值為：</p><p>　　流過晶閘管的電流平均值只有輸出直流平均值

14、的一半（因為一個周期內每個晶閘管只有半個周期導通），即：</p><p><b>　　1.4晶閘管選型</b></p><p><b>　　該電路為純電阻負載</b></p><p>　　時，不計控制角余量按計算</p><p><b>　　由 得 </b></p&

15、gt;<p>　　U有效=100V，P=500W</p><p><b>　　所以R= </b></p><p>　　晶閘管承受的最大反向電壓為，考慮安全余量。則晶閘管額定電壓</p><p>　?、瘛⑺x晶閘管電流有效值大于元件 在電路中可能流過的最大電流有效 值。</p><p>　　Ⅱ、 選擇時考

16、慮（1.5～2）倍的安全余量。即</p><p>　　當時晶閘管流過最大電流有效值IVT=7.84A</p><p>　　則晶閘管額定電流IT=7.84÷1.57=4.99A ,取2倍余量，Id=9.99A </p><p>　　所以在本次設計中我選用4個KP20-4的晶閘管。</p><p><b>　　2 仿真實驗&l

17、t;/b></p><p>　　利用MATLAB仿真軟件對單項橋式全控整流電路和控制電路進行建模并仿真。</p><p>　　2.1 單相橋式全控整流電路帶電阻性負載MATLAB建模</p><p>　　單相橋式全控整流電路帶電阻性負載仿真電路圖如圖（3）所示：</p><p><b>　　圖（3）</b><

18、/p><p><b>　　2.2 仿真與分析</b></p><p>　　波形圖分別代表晶體管VT上的電壓、變壓器二次側電流I2，電阻的電壓。下列波形分別是延遲角α為30°、60°、90°、120°時的波形變化。</p><p>　　（1）當延遲角α=30°時，波形圖如圖（4）所示：</p&g

19、t;<p>　?。?）當延遲角α=60°時，波形圖如圖（5）所示：</p><p><b>　　圖（5）</b></p><p>　　當延遲角α=90°時，波形圖如圖（6）所示：</p><p><b>　　圖（6）</b></p><p>　?。?）當延遲角α=1

20、20°時，波形圖如圖（7）所示：</p><p><b>　　圖（7）</b></p><p><b>　　4.1.1觸發(fā)電路</b></p><p>　　晶閘管觸發(fā)主要有移相觸發(fā)、過零觸發(fā)和脈沖列調制觸發(fā)等。觸發(fā)電路對其產(chǎn)生的觸發(fā)脈沖要求： </p><p>　?、?觸發(fā)信號可為直流、交

21、流或脈沖電壓。</p><p>　　② 觸發(fā)信號應有足夠的功率（觸發(fā)電壓和觸發(fā)電流）。</p><p>　　由閘管的門極伏安特性曲線可知，同一型號的晶閘管的門極伏安特性的分散性很大，所以規(guī)定晶閘管元件的門極阻值在某高阻和低阻之間，才可能算是合格的產(chǎn)品。晶閘管器件出廠時，所標注的門極觸發(fā)電流Igt、門極觸發(fā)電壓U是指該型號的所有合格器件都能被觸發(fā)導通的最小門極電流、電壓值，所以在接近坐標原點

22、處以觸發(fā)脈沖應一定的寬度且脈沖前沿應盡可能陡。由于晶閘管的觸發(fā)是有一個過程的，也就是晶閘管的導通需要一定的時間。只有當晶閘管的陽極電流即主回路電流上升到晶閘管的掣住電流以上時，晶閘管才能導通，所以觸發(fā)信號應有足夠的寬度才能保證被觸發(fā)的晶閘管可靠的導通，為了可靠地、快速地觸發(fā)大功率晶閘管，常常在 觸發(fā)脈沖的前沿疊加上一個觸發(fā)脈沖。</p><p>　?、?觸發(fā)脈沖應有一定的寬度，脈沖的前沿盡可能陡，以使元件在觸發(fā)導

23、通后，陽極電流能迅速上升超過掣住電流而維持導通。</p><p>　　觸發(fā)脈沖的寬度要能維持到晶閘管徹底導通后才能撤掉，晶閘管對觸發(fā)脈沖的幅值要求是：在門極上施加的觸發(fā)電壓或觸發(fā)電流應大于產(chǎn)品提出的數(shù)據(jù)，但也不能太大，以防止損壞其控制極，在有晶閘管串并聯(lián)的場合，觸發(fā)脈沖的前沿越陡越有利于晶閘管的同時觸發(fā)導通。</p><p>　?、?觸發(fā)脈沖必須與晶閘管的陽極電壓同步，脈沖移相范圍必須滿足

24、電路要求。</p><p>　　單相全控橋式整流電路帶電阻性負載時，要求觸發(fā)脈沖的移項范圍是0度~180度，</p><p>　　⑤觸發(fā)脈沖與主電路電源必須同步。</p><p>　　為了使晶閘管在每一個周期都以相同的控制角被觸發(fā)導通，觸發(fā)脈沖必須與電源同步，兩者的頻率應該相同，而且要有固定的相位關系，以使每一周期都能在同樣的相位上觸發(fā)。觸發(fā)電路同時受控于電壓uc與

25、同步電壓us控制。</p><p><b>　　強觸發(fā)電流波形圖</b></p><p><b>　　觸發(fā)電路圖</b></p><p>　　因為VT1跟VT3共陰極，所以VT1和VT3可以共一個觸發(fā)器，VT2和VT4分別用一個觸發(fā)器，所以用上圖觸發(fā)電路觸發(fā)VT2和VT4，VT1和VT3可以用類似的一個觸發(fā)器觸發(fā)。<

26、/p><p>　　單相橋式全控整流電路（反電勢負載）</p><p>　　1．電路結構與工作原理</p><p><b>　　（1）電路結構</b></p><p>　　單相橋式全控整流電路（電阻性反電勢）電路圖如下圖所示：</p><p>　　單相橋式全控整流電路（電阻性反電勢）電路圖</p&

27、gt;<p><b>　?。?）工作原理</b></p><p>　　1）若是感性負載，當u2在正半周時，在ωt＝α處給晶閘管VT1加觸發(fā)脈沖，VT1導通后，電流從u2正端→VT1→L→R→VD4→u2負端向負載供電。u2過零變負時，因電感L的作用使電流連續(xù)，VT1繼續(xù)導通。但a點電位低于b點，使電流從VD4轉移至VD2，VD4關斷，電流不再流經(jīng)變壓器二次繞組，而是經(jīng)VT1和V

28、D2續(xù)流，則ud=0。</p><p>　　2） 在u2負半周ωt＝π+α時刻觸發(fā)VT3使其導通，則向VT1加反壓使之關斷，u2經(jīng)VT3→L→R→VD2→u2端向負載供電。u2過零變正時，VD4導通，VD2關斷。VT3和VD4續(xù)流，ud又為零。此后重復以上過程。</p><p>　　2、單相橋式全控整流電路（電阻性反電勢）原理電路</p><p>　　單相橋式全控整

29、流電路（電阻性反電勢）仿真電路圖如下圖所示：</p><p>　　單相橋式全控整流電路（電阻性反電勢）仿真電路圖</p><p>　　當晶閘管導通時，輸出端電壓仍是ud=u2，當電流斷續(xù)，晶閘管阻斷時，輸出端電壓Ud=E，即為反電勢電壓，因為輸出平均電壓比電阻負載時高，其輸出平均電壓為</p><p><b>　　Ud=E+</b></p

30、><p>　　當α<時，如果觸發(fā)脈沖寬度小于則電路無法工作，如為寬脈沖觸發(fā)，則總是在處觸發(fā)脈沖起作用，其最大輸出平均電壓為</p><p>　　可見其最大輸出平局電壓Udm與停止導電角有關。當=900，Udm=，即反電勢E的高度與供電電壓峰值相等的極限情況，實際上這時負載電流為零，電路已不能工作，因此，反電勢越高，停止導電角越大，輸出的電壓就越高，電流斷續(xù)情況越嚴重。</p>

31、<p>　　為了改善這種情況，增加導電角，可在電路中串聯(lián)平波電抗器，即變?yōu)殡姼?，反電勢負載。</p><p><b>　　3參數(shù)計算</b></p><p>　　根據(jù)波形得負載端有效電壓</p><p>　　U有效=105.15V</p><p>　　因為P=500W，E=70，所以R=7.4</p&

32、gt;<p>　　晶閘管的最大反向電壓為，則額定電壓取3倍余量為424.2V</p><p>　　所以流過晶閘管的最大電流有效值IVT=4.75A，</p><p>　　則IT=IVT÷1.57=3.02A，取3倍余量，IT=9.07A</p><p><b>　　3、仿真與分析</b></p><p

33、>　　下列所示波形圖中，波形圖分別代表晶體管VT1上的電流和電壓、負載（純電阻）的電流、交流電源的輸出電流、負載（純電阻）的電壓、晶體管VT2上的電壓和電流。下列波形分別是延遲角α為30°、60°、90°時的波形變化。</p><p>　?。?）當延遲角α=30°時，波形圖如下圖所示：</p><p>　　α=30°單相橋式全控整流電

34、路（電阻性反電勢）波形圖</p><p>　　（2）當延遲角α=60°時，波形圖如下圖所示：</p><p>　　α=60°單相橋式全控整流電路（電阻性反電勢）波形圖</p><p>　?。?）當延遲角α=90°時，波形圖如下圖所示：</p><p>　　α=90°單相橋式全控整流電路（電阻性反電勢）波

35、形圖</p><p><b>　　總結</b></p><p>　　通過單相全控橋式整流電路的設計，使我加深了對整流電路的理解，讓我對電力電子技術產(chǎn)生了濃烈的興趣。要設計一個電路，首先要對所設計電路的原理知識了解很深，這樣才能設計出較好的電路，完成預期的效果。在整流電路中，開關器件的選擇和觸發(fā)電路的選擇是最關鍵的，開關器件和觸發(fā)電路選擇的好，對整流電路的性能指標影響很