畢業(yè)設(shè)計(jì)----l波段頻率源設(shè)計(jì)

1、<p><b>　　摘 要</b></p><p>　　頻率合成技術(shù)是雷達(dá)，通信等電子系統(tǒng)實(shí)現(xiàn)高性能指標(biāo)的關(guān)鍵技術(shù)之一，很多現(xiàn)代電子設(shè)備和系統(tǒng)的功能實(shí)現(xiàn)都直接依賴于所用頻率合成器的性能。所以設(shè)計(jì)高性能的頻率合成器是現(xiàn)代通信技術(shù)中一個重要的研究方向。本文利用鎖相倍頻技術(shù)實(shí)現(xiàn)頻率合成，產(chǎn)生L波段頻率。</p><p>　　鎖相倍頻電路實(shí)質(zhì)是一個閉環(huán)頻率反饋系統(tǒng)，

2、它主要由鑒相器、環(huán)路濾波器、壓控振蕩器構(gòu)成。針對L波段頻率源輸出1~2GHz范圍,采用了PE3240鎖相環(huán)芯片，這種帶有前置分頻器和多個計(jì)數(shù)器的芯片，給鎖相環(huán)電路的設(shè)計(jì)帶來了極大的方便，為實(shí)現(xiàn)電路的小型化提供了可能；采用有源比例積分濾波器實(shí)現(xiàn)環(huán)路濾波；結(jié)合單片機(jī)實(shí)現(xiàn)PE3240的分頻置數(shù)。</p><p>　　本文介紹了頻率合成器、鎖相環(huán)的工作原理以及各單元電路的實(shí)現(xiàn)及參數(shù)的設(shè)計(jì)。</p><

3、p>　　關(guān)鍵詞：L波段，頻率合成，鎖相環(huán)，石英晶體振蕩器</p><p><b>　　Abstract</b></p><p>　　As the most crucial technique that apply in electronic system, high performance frequency synthesizer is absolutely

4、necessarily technique that ensure modern electronic system such as radar and communication system to achieve high performance, so design high performance frequency synthesizer is very important research field.In this pap

5、er, a PLL frequency synthesizer working in L band is researched. In order to design a L band frequency source.</p><p>　　The essence of frequency multiplier circuit with PLL is a closed loop frequency feedba

6、ck system, which mainly is composed of phase discriminators, loop filters, vco. Because the L band frequency source output 1~2 GHz frequency band ,PE3240 with prescaler and some counter chips,which is phase locked loop

7、chip,is chose to brings great convenience to phase-locked loop circuit design and provides a possibility to realize the miniaturization of circuit;In the end active proportion integral filter </p><p>　　This

8、 paper introduces the working principle of frequency synthesizer,phase-locked loop,the realization of each unit circuit and the parameters involved in the design.</p><p>　　Keywords：L-band, Frequency  Sy

9、nthesis, PLL, Crystal Oscillator</p><p><b>　　目 錄</b></p><p><b>　　前 言1</b></p><p>　　第1章設(shè)計(jì)概述2</p><p>　　第2章PLL（phase-locked loop）3</p&

10、gt;<p>　　2.1 鎖相環(huán)簡介3</p><p>　　2.2 鎖相環(huán)的分類及用途4</p><p>　　2.2.1鎖相環(huán)的分類4</p><p>　　2.2.2鎖相環(huán)應(yīng)用4</p><p>　　第3章 相位噪聲5</p><p>　　3．1 相位噪聲的概念及其表征5</p>

11、<p>　　3．2 系統(tǒng)各組成部件相位噪聲分析6</p><p>　　3.2.1 振蕩器6</p><p>　　3.2.2 外部噪聲6</p><p>　　3.2.3 分頻器7</p><p>　　第4章 硬件電路的設(shè)計(jì)8</p><p>　　4.1 集成鎖相環(huán)芯片PE3240介紹8</p

12、><p>　　4.1.1 PE3240主要電路性能8</p><p>　　4.1.2 PE3240原理框圖及封裝8</p><p>　　4.1.3 PE3240引腳功能描述9</p><p>　　4.2頻率源電路設(shè)計(jì)10</p><p>　　4.2.1 環(huán)路濾波器設(shè)計(jì)11</p><p>

13、　　4.2.2壓控振蕩器14</p><p>　　第5章 單片機(jī)接口及軟件編程15</p><p>　　5.1單片機(jī)AT89C51簡介16</p><p>　　5.1.1 AT89C51概述16</p><p>　　5.1.2 AT89C51主要特性16</p><p>　　5.1.3 AT89C51引腳說明

14、17</p><p>　　5.1.4 AT89C51串口通信19</p><p>　　5.2 PE3240與單片機(jī)接口21</p><p>　　5.3程序代碼22</p><p>　　第6章 總結(jié)展望26</p><p><b>　　致 謝27</b></p><p

15、><b>　　參考文獻(xiàn)29</b></p><p><b>　　附錄30</b></p><p><b>　　前 言</b></p><p>　　L波段頻率源是指產(chǎn)生1~2GHz頻率的發(fā)生器，已廣泛應(yīng)用于通信、導(dǎo)航、電子偵查、電子對抗、遙控遙測及現(xiàn)代化儀器儀表等領(lǐng)域中。在這些應(yīng)用領(lǐng)域，往往需

16、要在一個頻率范圍內(nèi)提供一系列高準(zhǔn)確度和高穩(wěn)定度的頻率源，這就需要應(yīng)用頻率合成技術(shù)來滿足這一需求。</p><p>　　頻率合成分為：直接式頻率合成法、間接式（鎖相）頻率合成法和直接數(shù)字式頻率合成法。直接式頻率合成法利用倍頻、分頻、混頻及濾波，從單一或幾個參數(shù)頻率中產(chǎn)生多個所需的頻率。該方法頻率轉(zhuǎn)換時間快(小于100ns)，但是體積大、功耗大，目前已基本不被采用。鎖相頻率合成法通過鎖相環(huán)鎖定后，相位檢波器兩輸入端頻

17、率相同，通過改變分頻比實(shí)現(xiàn)從單個參考頻率獲得大量頻率的方法。該方法結(jié)構(gòu)簡化、便于集成，且頻譜純度高，目前使用比較廣泛，但存在高分辨率和快轉(zhuǎn)換速度之間的矛盾，一般只能用于大步進(jìn)頻率合成技術(shù)中。直接數(shù)字式頻率合成(DDS)技術(shù)是繼直接頻率合成和間接頻率合成之后，隨著數(shù)字集成電路和微電子技術(shù)的發(fā)展而迅速發(fā)展起來第三代頻率合成技術(shù)。它以數(shù)字信號處理理論為基礎(chǔ)，從信號的幅度相位關(guān)系出發(fā)進(jìn)行頻率合成，具有極高的頻率分辨率、極短的頻率轉(zhuǎn)換時間、很寬的

18、相對帶寬、頻率轉(zhuǎn)換時信號相位連續(xù)、任意波形的輸出能力及數(shù)字調(diào)制功能等諸多優(yōu)點(diǎn)。[3]</p><p>　　盡管上述的幾種頻率合成方式各有優(yōu)點(diǎn)，這幾種頻率合成方式只是在一些指標(biāo)上可以達(dá)到需要的效果，無法全部達(dá)到要求。它們各有優(yōu)劣，可以利用優(yōu)勢互補(bǔ)，采用混合式的頻率合成技術(shù)。間接相干頻率合成式的頻率合成器因?yàn)槠浞答佋砗铜h(huán)路的作用，雜散性能可以不錯，也可以輸出比較高的頻率。但是頻率分辨率和速度的切換無法達(dá)到兩全。PL

19、L的頻率分辨率越高，頻率的轉(zhuǎn)換速度的越低，反之，頻率轉(zhuǎn)換速度越高那么它的分辨率就越低，這是由鎖相環(huán)本身的結(jié)構(gòu)如環(huán)路濾波器的帶寬所決定的，所以在對雜散和頻率輸出頻段要求比較高的情況下，鎖相環(huán)技術(shù)比較適用，本設(shè)計(jì)采用這種方案。</p><p>　　本文主要內(nèi)容：總體方案設(shè)計(jì)；PLL、PE3240芯片的功能簡介；相位噪聲的分析；壓控振蕩器和環(huán)路濾波器設(shè)；單片機(jī)接口及軟件實(shí)現(xiàn)。</p><p>&

20、lt;b>　　第1章 設(shè)計(jì)概述</b></p><p>　　本設(shè)計(jì)采用以晶體振蕩器輸出作為參考信號，鎖相倍頻獲得高頻信號，再將高頻信號放大到設(shè)計(jì)要求的方案。頻率源主要由鎖相環(huán)、參考信號源、單片機(jī)等組成，鎖相環(huán)(PLL)是其中的重要組成部分。頻率源框圖如圖1.1所示。</p><p>　　鎖相環(huán)實(shí)質(zhì)上是一個相位負(fù)反饋?zhàn)詣涌刂葡到y(tǒng)，基本由鑒相器(PD)、環(huán)路濾波器(LF)、壓

21、控振蕩器(VCO)三部分組成。[5]鑒相器用于比較兩個輸入信號相位，產(chǎn)生對應(yīng)于兩個信號瞬時相差的誤差電壓；環(huán)路濾波器具有低通作用，把鑒相器輸出的誤差電壓濾波，濾除高頻成分和噪聲，以保證環(huán)路所要求的性能，提高系統(tǒng)穩(wěn)定性；壓控振蕩器受誤差電壓控制，使得VCO的輸出頻率向參考頻率靠近，直到消除頻差而鎖定。</p><p>　　圖1.1 L波段頻率源框圖</p><p>　　本設(shè)計(jì)采用Peregr

22、ine公司的高性能數(shù)字鎖相環(huán)芯片PE3240，其內(nèi)部集成有分頻器、鑒相器和計(jì)數(shù)器。鑒相器在7 MHz頻率上進(jìn)行鑒相，可以提高鑒相靈敏度、縮短跳頻時間。</p><p>　　采用單片機(jī)AT89C51即三線串口模式實(shí)現(xiàn)PE3240串口輸入計(jì)數(shù)參數(shù)R、M、A預(yù)置數(shù)功能。</p><p>　　第2章 PLL（phase-locked loop）</p><p><b&

23、gt;　　2.1 鎖相環(huán)簡介</b></p><p>　　鎖相環(huán) (phase-locked loop)作為無線電發(fā)射中使頻率較為穩(wěn)定的一種方法,主要由鑒相器、環(huán)路濾波器和壓控振蕩器組成，如圖2-1所示。</p><p>　　圖2.1 PLL原理框圖</p><p>　　鑒相器即相位比較器，它把輸入信號和壓控振蕩器的輸出信號Uo(t)的相位進(jìn)行比較，產(chǎn)

24、生對應(yīng)于兩個信號相位差的誤差電壓Ue(t)。環(huán)路濾波器的作用是濾除誤差電壓、Ue(t)中的高頻成分和噪聲，以保證環(huán)路所要求的性能，增加系統(tǒng)的穩(wěn)定性。壓控振蕩器受環(huán)路濾波器輸出電壓Uo(t)的控制，使振蕩頻率向參考頻率靠攏，二者的差拍頻率越來越低，使兩者的頻率相同、保持一個較小的剩余相差直至消除頻差而鎖定為止。在環(huán)路開始工作時，如果輸入信號頻率與壓控振蕩器頻率不同，則由于兩信號之間存在固有的頻率差，它們之間的相位差就會一直變化，結(jié)果鑒相器

25、輸出的誤差電壓就在一定范圍內(nèi)變化。在這種誤差電壓的控制下，壓控振蕩器的頻率也在變化。所以，鎖相就是壓控振蕩器被一個外來基準(zhǔn)信號控制，使得壓控振蕩器輸出信號的相位和外來基準(zhǔn)信號的相位保持某種特定關(guān)系，達(dá)到相位同步或相位鎖定的目的。若壓控振蕩器的頻率能夠變化到與輸入信號頻率相等，在滿足穩(wěn)定性條件下就在這個頻率上穩(wěn)定下來。達(dá)到穩(wěn)定后，輸入信號和壓控振蕩器輸出信號之間的頻差為零，相差不再隨時間變化，誤差電壓為一固定值，這時環(huán)路就進(jìn)入“鎖定”狀態(tài)

26、。這就是鎖相環(huán)工作的大致過程。[1]</p><p>　　2.2 鎖相環(huán)的分類及用途</p><p>　　2.2.1鎖相環(huán)的分類</p><p><b>　　1.模擬鎖相環(huán)</b></p><p>　　模擬鎖相環(huán)主要由相位參考提取電路、壓控振蕩器、相位比較器、控制電路等組成。壓控振蕩器輸出的是與需要頻率很接近的等幅信號，

27、把它和由相位參考提取電路從信號中提取的參考信號同時送入相位比較器，用比較形成的誤差通過控制電路使壓控振蕩器的頻率向減小誤差絕對值的方向連續(xù)變化，實(shí)現(xiàn)鎖相，從而達(dá)到同步。[2]</p><p><b>　　2.數(shù)字鎖相環(huán)</b></p><p>　　數(shù)字鎖相環(huán)主要由相位參考提取電路、晶體振蕩器、分頻器、相位比較器、脈沖補(bǔ)抹門等組成。分頻器輸出的信號頻率與所需頻率十分接近

28、，把它和從信號中提取的相位參考信號同時送入相位比較器，比較結(jié)果示出本地頻率高了時就通過補(bǔ)抹門抹掉一個輸入分頻器的脈沖，相當(dāng)于本地振蕩頻率降低；相反，若示出本地頻率低了時就在分頻器輸入端的兩個輸入脈沖間插入一個脈沖，相當(dāng)于本地振蕩頻率上升，從而達(dá)到同步。[4]</p><p>　　2.2.2鎖相環(huán)應(yīng)用</p><p>　　鎖相環(huán)最初用于改善電視接收機(jī)的行同步和幀同步，以提高抗干擾能力。20世

29、紀(jì)50年代后期隨著空間技術(shù)的發(fā)展，鎖相環(huán)用于對宇宙飛行目標(biāo)的跟蹤、遙測和遙控。60年代初隨著數(shù)字通信系統(tǒng)的發(fā)展，鎖相環(huán)應(yīng)用愈廣，例如為相干解調(diào)提取參考載波、建立位同步等。具有門限擴(kuò)展能力的調(diào)頻信號鎖相鑒頻器也是在60年代初發(fā)展起來的。在電子儀器方面，鎖相環(huán)在頻率合成器和相位計(jì)等儀器中起了重要作用.</p><p>　　鎖相環(huán)技術(shù)目前的應(yīng)用集中在以下三個方面：第一 信號的調(diào)制和解調(diào)；第二 信號的調(diào)頻和解調(diào)；第三信號

30、頻率合成電路。</p><p><b>　　第3章 相位噪聲</b></p><p>　　鎖相源設(shè)計(jì)的技術(shù)難點(diǎn)是如何盡量降低相位噪聲。下面介紹相位噪聲的基本概念和產(chǎn)生的原因，以便采取相應(yīng)的措施來減少頻率源的相位噪聲。</p><p>　　3．1 相位噪聲的概念及其表征</p><p>　　相位噪聲一般是指在系統(tǒng)內(nèi)各種噪聲

31、作用下引起的輸出信號相位的隨機(jī)起伏。所謂頻率短期穩(wěn)定度，是指由隨機(jī)噪聲引起的相位起伏或頻率起伏。至于因?yàn)闇囟?、老化等引起的頻率慢漂移，則稱之為頻率長期穩(wěn)定度。通常我們主要考慮的是頻率短期穩(wěn)定度問題，頻率短期穩(wěn)定度一般用相位噪聲表示。</p><p>　　一個理想的正弦波信號可用下式表示：</p><p>　　……… … （3.1）</p>

32、<p>　　式中，V(t)為信號瞬時幅度，Ao為標(biāo)稱值幅度,fo為標(biāo)稱值頻率。此時信號的頻譜為一線譜。但是由于任何一個信號源都存在著各種不同的噪聲,每種噪聲分量各不相同,使得實(shí)際的輸出成為：</p><p>　　… ……… … （3.2)</p><p>　　在研究相位噪聲的測量時，由于考慮到振蕩器的幅度噪聲調(diào)制功率遠(yuǎn)小于相位噪聲調(diào)制功率,所以，|ε(t)|<

33、; </p><p>　　對j(t)的測量，可以用各種類型的譜密度來表示。顯然此時的相位起伏為△j(t)，頻率起伏為△f(t)=[dj(t)/dt]/2π。常用的相對頻率起伏函數(shù)為：</p><p>　　…… …………（3.3）</p><p>　　由于相位噪聲j(t)的存在，使頻率源的頻率不穩(wěn)定。這種不穩(wěn)定度也常用時域阿侖方差σ2y(2,t

34、,t)及頻域相對單邊帶功率譜(簡稱功率譜)XXXX表征。</p><p><b>　　它們的定義為：</b></p><p>　　……… ………（3.4）</p><p>　　式中：XXXXX為為測量采樣時間XXX的相鄰二次測量測得的頻率平均值。</p><p>　　…… …………（3.5）</

35、p><p>　　式中：PSSB(f)為一個相位噪聲調(diào)制邊帶在頻率為f處的功率譜密度，P0為載波功率。[6]</p><p>　　3．2 系統(tǒng)各組成部件相位噪聲分析</p><p>　　鎖相環(huán)頻率合成器主要由倍頻器、放大器、分頻器、混頻器、鑒相器、振蕩器等基本電路組成，還包括輔助捕獲電路、跳頻控制電路和電子開關(guān)等，它們都會不同程度地對頻率合成器引入噪聲。</p>

36、;<p><b>　　3.2.1 振蕩器</b></p><p>　　振蕩器的噪聲主要決定于諧振電路的有載Q1值、諧振電路噪聲以及振蕩器件本身的噪聲。振蕩器噪聲主要由4部分組成:</p><p>　　(1)由閃爍噪聲調(diào)頻產(chǎn)生的相位噪聲。</p><p>　　(2)由散彈噪聲和熱噪聲調(diào)頻產(chǎn)生的相位噪聲。</p><

37、;p>　　(3)由閃爍噪聲調(diào)相產(chǎn)生的相位噪聲。</p><p>　　(4)由散彈噪聲和熱噪聲調(diào)相產(chǎn)生的相位噪聲即白噪聲。</p><p>　　VCO相位噪聲與晶體振蕩器相比有兩點(diǎn)不同：其一VCO諧振回路Q值低，VCO工作頻帶越寬，Q值越低;其二VCO諧振回路存在變?nèi)荻O管，它具有與振蕩器件一樣的噪聲。此外，VCO相位噪聲還與壓控調(diào)諧靈敏度成正比關(guān)系。</p><p

38、>　　由于諧振回路Q值低，因此寬帶調(diào)諧VCO近端相噪較差，比沒有電壓控制電抗電路的振蕩器高出20 dB～40 dB。但由于VCO輸出信號功率比晶體振蕩器大，VCO遠(yuǎn)端相位噪聲反而比晶體振蕩器倍頻后相位噪聲低。</p><p>　　3.2.2 外部噪聲</p><p>　　N倍頻后，外部噪聲將提高20lgNdB，折算到器件輸入端的內(nèi)部噪聲也將提高20lgNdB。因此倍頻器設(shè)計(jì)時應(yīng)注意降

39、低其內(nèi)部噪聲。</p><p><b>　　3.2.3 分頻器</b></p><p>　　當(dāng)信號通過分頻器時，輸入端的噪聲通常要減小20lgNdB，如果分頻系數(shù)很高或輸入信號相位噪聲極低則最低限度的噪聲決定于分頻器噪聲以及接在分頻器后的有源電路的噪聲。</p><p>　　第4章 硬件電路的設(shè)計(jì)</p><p>　　4

40、.1 集成鎖相環(huán)芯片PE3240介紹</p><p>　　PE3240是Peregrine公司最新生產(chǎn)的一種可在高達(dá)2．2 GHz頻段工作的分頻次數(shù)可編程的數(shù)字鎖相環(huán)芯片，正常工作狀態(tài)下功耗低于0.6 W。PE3240采用了U1tra—CMOS技術(shù)，具有超低相位噪聲的優(yōu)良性能。[7]</p><p>　　圖4.1為PE3240芯片的原理框圖。PE3240由雙模前置分頻器、計(jì)數(shù)器、鑒相器和控

41、制邏輯組成。雙模前置分頻器采用吞脈沖分頻技術(shù)。通過模式選擇確定對VCO輸出頻率是10分頻還是11分頻。通過20位寄存器的置數(shù)值，主計(jì)數(shù)器M和參考計(jì)數(shù)器R分別對雙模前置分頻器輸出頻率和參考頻率進(jìn)行分頻。另外的計(jì)數(shù)器A，用于模式選擇。鑒相器產(chǎn)生上下頻率控制信號，還提供鑒相器測試和時鐘檢測輸出功能。PE3240的分頻置數(shù)采用三線串行模式。該芯片具有功耗低、相位噪聲低、雜散小、分頻頻率高、編程靈活方便等優(yōu)點(diǎn)。</p><p&

42、gt;　　4.1.1 PE3240主要電路性能</p><p>　　雙模前置分頻器(10或11分頻)；</p><p>　　9位M和4位A吞脈沖計(jì)數(shù)器；</p><p>　　6位R參考頻率計(jì)數(shù)器；</p><p>　　低電源電壓+3 V供電；</p><p>　　輸出頻率范圍為200～2200 MHz；</p&g

43、t;<p>　　參考頻率最高為100 MHz；</p><p><b>　　三線串行編程模式。</b></p><p>　　4.1.2 PE3240原理框圖及封裝</p><p>　　圖4.1 PE3240原理框圖</p><p>　　PE3240芯片采用TSSOP20塑料極小型封裝，一共20個引腳。<

44、;/p><p>　　圖4.2芯片引腳配置</p><p>　　4.1.3 PE3240引腳功能描述</p><p>　　VDD引腳1，9，16連接的二極管，必須提供同樣極性的電壓。[9]</p><p>　　4.2頻率源電路設(shè)計(jì)</p><p>　　頻率源電路以PE3240為核心。PE3240需要外接環(huán)路濾波器和壓控振蕩器

45、。本設(shè)計(jì)中環(huán)路低通濾波器采用有源比例積分濾波器，如圖4.3所示。環(huán)路低通濾波器的作用是濾除鑒相器輸出電流中的無用組合頻率分量及其他干擾分量，以保證環(huán)路所需求的性能，并提高環(huán)路的穩(wěn)定性。</p><p>　　根據(jù)鎖相環(huán)參數(shù)確定R、C等元件的值。需要注意的是，要將環(huán)路帶寬設(shè)置在鑒相器噪聲基底與VCO自由振蕩時相位噪聲的交叉點(diǎn)上，以提高PLL的相位噪聲性能。</p><p>　　通過三線串口，由

46、單片機(jī)將分頻參數(shù)M、R、A置入PE3240，將輸出頻率進(jìn)行[10×(M+1)+A]分頻，作為鑒相器的一路輸入，另一路鑒相器輸入是將參考頻率， 進(jìn)行(R+1)分頻。通過鑒相器后，得到與兩路信號的相位誤差成比例的誤差電壓，經(jīng)環(huán)路低通濾波器，取出有用的直流電壓分量，控制VC0的輸出頻率鎖定在[10×(M+1)+A]×[ ／(R+1)]頻率上。</p><p>　　本設(shè)計(jì)中，參考頻率選為10

47、MHz，R一9，A一3。這樣，通過改變M值，可得到頻率間隔為1 MHz、范圍為100～222MHz的穩(wěn)定輸出頻率。</p><p>　　4.2.1 環(huán)路濾波器設(shè)計(jì)</p><p>　　PE3240需要外接環(huán)路濾波器和壓控振蕩器才能構(gòu)成一個完整的頻率綜合器。環(huán)路濾波器的傳輸函數(shù)直接決定了整個環(huán)路的傳輸函數(shù)，從而在很大程度上決定了環(huán)路的噪聲性能、穩(wěn)定性、捕獲和跟蹤性能等。電路如圖4.3所示。&

48、lt;/p><p>　　圖4.3環(huán)路低通濾波器</p><p><b>　　1.環(huán)路濾波器概述</b></p><p>　　常用的環(huán)路濾波器是一個線性低通濾波器，它可以濾除誤差電壓中的高頻分量和噪聲。常用的有RC積分濾波器、無源比例積分濾波器和有源比例積分濾波器。由傳遞函數(shù)可知，有源比例積分濾波器具有兩個獨(dú)立可調(diào)整的參數(shù)，并且具有滯后一超前特性，有

49、利于環(huán)路穩(wěn)定，于是本設(shè)計(jì)利用低噪聲運(yùn)放OP27及R，C元件組成一階有源比例低通濾波器實(shí)現(xiàn)，主要參數(shù)是環(huán)路帶寬和相位裕量等。[5]</p><p><b>　　(1)環(huán)路帶寬</b></p><p>　　環(huán)路帶寬(Fn)是指開環(huán)傳遞函數(shù)幅度等于1時的頻率，是環(huán)路濾波器設(shè)計(jì)的關(guān)鍵指標(biāo)。如果鎖相環(huán)的抖動主要由外部信號噪聲引起，那么環(huán)路帶寬應(yīng)該越窄越好，這樣可以抑制外部信號噪

50、聲，尤其是參考信號中的噪聲；如果需要有效抑制壓控振蕩器的噪聲，并且獲得良好的跟蹤和捕獲性能，環(huán)路帶寬應(yīng)越寬越好。需要折中考慮，環(huán)路帶寬一般取跳頻間隔的1／60，鑒相器跳頻間隔7 MHz，所以Fn=100 kHz，硬件調(diào)試時可以根據(jù)需要調(diào)整。</p><p><b>　　(2)相位裕量</b></p><p>　　相位裕量(φc)是指在開環(huán)傳遞函數(shù)幅度等于1時的相位相加

51、180°的和。它與系統(tǒng)穩(wěn)定性有關(guān)，相位裕量選擇越低，系統(tǒng)越不穩(wěn)定，相位裕量選擇越大，系統(tǒng)越穩(wěn)定，但系統(tǒng)的阻尼振蕩越小，即以增加鎖定時間為代價。要考慮適合的相位裕量，一般是40～55°之間，最優(yōu)選相位裕量φc=45°。</p><p>　　為了將環(huán)路性能調(diào)到最佳，R1／2和電阻R2可選用相應(yīng)阻值的電位器。環(huán)路濾波器電路圖如圖4.3所示。采用頻率補(bǔ)償技術(shù)，在放大器外部增加一個補(bǔ)償極點(diǎn)，由

52、R1，Cc組成低通實(shí)現(xiàn)，在保證一定增益裕度或相位裕度的前提下獲得較大的環(huán)路增益。電阻R1分開成兩個R1／2，避免相位檢測出現(xiàn)電壓偏差。</p><p>　　2. 環(huán)路濾波器參數(shù)計(jì)算</p><p>　　環(huán)路濾波器核心器件為超低噪聲高精度運(yùn)算放大器OP27，其特點(diǎn)是超低噪聲、高精度、小漂移、增益高，電源電壓22v,差分電壓0.7v,充許功耗500mw。</p><p>

53、;　　OP27芯片引腳定義如圖4.4所示：</p><p>　　圖4.4 OP27芯片引腳圖</p><p><b>　　引腳功能說明如下：</b></p><p><b>　　1--調(diào)零</b></p><p><b>　　2--負(fù)輸入</b></p><

54、p><b>　　3--正輸入</b></p><p><b>　　4--電源負(fù)</b></p><p><b>　　5--NC</b></p><p><b>　　6--輸出</b></p><p><b>　　7--電源正</b&g

55、t;</p><p><b>　　8--調(diào)零</b></p><p>　　鎖相環(huán)的系統(tǒng)性能歸結(jié)起來可以用三個重要參數(shù)：環(huán)路增益K、阻尼系數(shù)ζ及固有振蕩角頻率ωn來表征，這些參數(shù)按應(yīng)用的要求而定，并決定著系統(tǒng)的整個設(shè)計(jì)</p><p><b>　　2）環(huán)路增益K</b></p><p>　　它決定著系

56、統(tǒng)的捕捉帶、穩(wěn)態(tài)誤差和開環(huán)寄生相移。從噪聲抑制來講，希望大的Kφ(鑒相器增益)和小的Kv(VCO壓控靈敏度)，因?yàn)閂CO的控制輸入端是系統(tǒng)對噪聲最敏感之處。</p><p>　　………… ……（4.1）</p><p>　　………………（4.2）</p><p><b>　　阻尼系數(shù)ζ</b></p>

57、<p>　　阻尼系數(shù)越大，系統(tǒng)的超調(diào)量和過渡振蕩常數(shù)越小，系統(tǒng)越穩(wěn)定。但當(dāng)系統(tǒng)工作在過阻尼狀態(tài)時，ζ的增大將增加過渡時間，降低系統(tǒng)的跟蹤速度，一般選取0．5<ζ<1。ζ=ωnT2／2，ζ取最優(yōu)值0．85，時間常數(shù)T2=R2*C。</p><p><b>　　ωn選取</b></p><p>　　ωn決定著系統(tǒng)的環(huán)路帶寬Fn、噪聲帶寬BL、捕捉

58、帶和捕捉時間，ωn越大則Fn，BL越大，則系統(tǒng)的捕捉時間和過渡過程時間變短，即系統(tǒng)反應(yīng)迅速，但系統(tǒng)抑制噪聲的能力下降。固有振蕩角頻率為：  </p><p>　　……………… （4.3）</p><p>　　……………… （4.4）</p><p>　　Cc的引入主要是為濾除鑒相器產(chǎn)生的諧波，避免鑒相器出現(xiàn)電壓偏差。其引

59、入的極點(diǎn)應(yīng)遠(yuǎn)離主極點(diǎn)，一個原則是Fc>10Fn，其中Fc=1／2πTc，Tc=R1Cc／4，是R1／2，Cc低通濾波器引入的極點(diǎn)。</p><p>　　即ωc=4／R1Cc>10ωn，于是Cc<4／(10ωnR1)。</p><p>　　如果C=4 700 pF，可以計(jì)算出R1，R2，Cc：</p><p>　　R1=KvKφ／(*****NC)=

60、306 Ω，其中，N=196是鎖相環(huán)分頻次數(shù)； </p><p>　　…………… … （4.5）</p><p>　　……… ……… （4.6）</p><p>　　4.2.2壓控振蕩器</p><p>　　鎖相環(huán)路中用的VCO與調(diào)制器和自動頻率控制線路中的VCO沒有本質(zhì)的差別。對VC

61、O的主要要求如下：</p><p>　　1)線性好．頻率偏與控制電壓成線性關(guān)系。</p><p>　　2)穩(wěn)定度好．中心頻率要穩(wěn)定．對溫度，電源等變化不敏感。</p><p>　　3)靈敏度要高。它是環(huán)路總增益K中的乘困子，希望環(huán)路的K高．當(dāng)然也就希望靈敏度高。但實(shí)踐中靈敏度和穩(wěn)定度相矛盾，有時為了兼顧，在濾波器之后加一絨直流放大器。</p><

62、p>　　4)可控范圍足夠?qū)挘碚撋线@個范圍應(yīng)不小于環(huán)路的同步帶。</p><p>　　5)頻譜較寬，足夠的調(diào)制帶寬。</p><p>　　本方案采用的VCO如圖4.5所示，主要參數(shù)如下所示：</p><p>　　1)輸出頻率范圍：700—2400MHz</p><p>　　2)輸出功率：12dBm</p><p>

63、;　　3)壓控靈敏度：65MHzⅣ</p><p>　　4)壓控范圍：0.5—30V</p><p>　　5)相位噪聲：．104dBc／Hz@10kHz</p><p>　　6)電源電壓：12V</p><p>　　圖4.5 壓控振蕩器電路圖</p><p>　　第5章 單片機(jī)接口及軟件編程</p>&l

64、t;p>　　5.1單片機(jī)AT89C51簡介</p><p>　　5.1.1 AT89C51概述</p><p>　　AT89C51是一種帶4K字節(jié)FLASH存儲器（FPEROM—Flash Programmable and Erasable Read Only Memory）的低電壓、高性能CMOS 8位微處理器，俗稱單片機(jī)。外形如圖5.1所示:</p><p&g

65、t;　　圖5.1 AT89C51外形</p><p>　　5.1.2 AT89C51主要特性</p><p>　　· 與MCS-51 兼容</p><p>　　· 4K字節(jié)可編程FLASH存儲器</p><p>　　· 壽命：1000寫/擦循環(huán)</p><p>　　· 數(shù)

66、據(jù)保留時間：10年</p><p>　　· 全靜態(tài)工作：0Hz-24MHz</p><p>　　· 三級程序存儲器鎖定</p><p>　　· 128×8位內(nèi)部RAM</p><p>　　· 32可編程I/O線</p><p>　　· 兩個16位定時

67、器/計(jì)數(shù)器</p><p><b>　　· 5個中斷源</b></p><p>　　· 可編程串行通道</p><p>　　· 低功耗的閑置和掉電模式</p><p>　　· 片內(nèi)振蕩器和時鐘電路</p><p>　　5.1.3 AT89C51引腳說

68、明</p><p>　　圖5.2 AT89C51引腳</p><p><b>　　VCC：供電電壓。</b></p><p><b>　　GND：接地。</b></p><p>　　P0口：P0口為一個8位漏級開路雙向I/O口，每腳可吸收8TTL門電流。當(dāng)P0口的管腳第一次寫1時，被定義為高阻輸入。

69、P0能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù)/地址的第八位。在FIASH編程時，P0 口作為原碼輸入口，當(dāng)FIASH進(jìn)行校驗(yàn)時，P0輸出原碼，此時P0外部必須被拉高。</p><p>　　P1口：P1口是一個內(nèi)部提供上拉電阻的8位雙向I/O口，P1口緩沖器能接收輸出4TTL門電流。P1口管腳寫入1后，被內(nèi)部上拉為高，可用作輸入，P1口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在FLASH編程

70、和校驗(yàn)時，P1口作為第八位地址接收。</p><p>　　P2口：P2口為一個內(nèi)部上拉電阻的8位雙向I/O口，P2口緩沖器可接收，輸出4個TTL門電流，當(dāng)P2口被寫“1”時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時，P2口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。P2口當(dāng)用于外部程序存儲器或16位地址外部數(shù)據(jù)存儲器進(jìn)行存取時，P2口輸出地址的高八位。在給出地址“1”時，它利用內(nèi)部上拉優(yōu)勢

71、，當(dāng)對外部八位地址數(shù)據(jù)存儲器進(jìn)行讀寫時，P2口輸出其特殊功能寄存器的內(nèi)容。P2口在FLASH編程和校驗(yàn)時接收高八位地址信號和控制信號。</p><p>　　P3口：P3口管腳是8個帶內(nèi)部上拉電阻的雙向I/O口，可接收輸出4個TTL門電流。當(dāng)P3口寫入“1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3口將輸出電流（ILL）這是由于上拉的緣故。</p><p>

72、　　P3口也可作為AT89C51的一些特殊功能口</p><p>　　P3.0 RXD（串行輸入口）</p><p>　　P3.1 TXD（串行輸出口）</p><p>　　P3.2 /INT0（外部中斷0）</p><p>　　P3.3 /INT1（外部中斷1）</p><p>　　P3.4 T0（記時器0外部輸入）

73、</p><p>　　P3.5 T1（記時器1外部輸入）</p><p>　　P3.6 /WR（外部數(shù)據(jù)存儲器寫選通）</p><p>　　P3.7 /RD（外部數(shù)據(jù)存儲器讀選通）</p><p>　　P3口同時為閃爍編程和編程校驗(yàn)接收一些控制信號。</p><p>　　RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時，要保持RS

74、T腳兩個機(jī)器周期的高電平時間。</p><p>　　ALE/PROG：當(dāng)訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在FLASH編程期間，此引腳用于輸入編程脈沖。在平時，ALE端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的1/6。因此它可用作對外部輸出的脈沖或用于定時目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲器時，將跳過一個ALE脈沖。如想禁止ALE的輸出可在SFR8EH地址上置0。此

75、時， ALE只有在執(zhí)行MOVX，MOVC指令是ALE才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài)ALE禁止，置位無效。</p><p>　　/PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機(jī)器周期兩次/PSEN有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的/PSEN信號將不出現(xiàn)。</p><p>　　/EA/VPP：當(dāng)/EA保持低電平時，則在此期間外部程

76、序存儲器（0000H-FFFFH），不管是否有內(nèi)部程序存儲器。注意加密方式1時，/EA將內(nèi)部鎖定為RESET；當(dāng)/EA端保持高電平時，此間內(nèi)部程序存儲器。在FLASH編程期間，此引腳也用于施加12V編程電源（VPP）。</p><p>　　XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。</p><p>　　XTAL2：來自反向振蕩器的輸出。[7]</p><

77、p>　　5.1.4 AT89C51串口通信</p><p>　　SBUF 數(shù)據(jù)緩沖寄存器這是一個可以直接尋址的串行口專用寄存器。有朋友這樣問起過“為何在串行口收發(fā)中，都只是使用到同一個寄存器SBUF而不是收發(fā)各用一個寄存器?！睂?shí)際上SBUF 包含了兩個獨(dú)立的寄存器，一個是發(fā)送寄存，另一個是接收寄存器，但它們都共同使用同一個尋址地址－99H。CPU 在讀SBUF 時會指到接收寄存器，在寫時會指到發(fā)送

78、寄存器，而且接收寄存器是雙緩沖寄存器，這樣可以避免接收中斷沒有及時的被響應(yīng)，數(shù)據(jù)沒有被取走，下一幀數(shù)據(jù)已到來，而造成的數(shù)據(jù)重疊問題。發(fā)送器則不需要用到雙緩沖，一般情況下我們在寫發(fā)送程序時也不必用到發(fā)送中斷去外理發(fā)送數(shù)據(jù)。操作SBUF寄存器的方法則很簡單，只要把這個99H 地址用關(guān)鍵字sfr定義為一個變量就可以對其進(jìn)行讀寫操作了，如sfr SBUF = 0x99;當(dāng)然你也可以用其它的名稱。通常在標(biāo)準(zhǔn)的reg51.h 或at89x51.h

79、等頭文件中已對其做了定義，只要用#include 引用就可以了。</p><p>　　SCON 串行口控制寄存器通常在芯片或設(shè)備中為了監(jiān)視或控制接口狀態(tài)，都會引用到接口控制寄存器。SCON 就是51 芯片的串行口控制寄存器。它的尋址地址是98H，是一個可以位尋址的寄存器，作用就是監(jiān)視和控制51 芯片串行口的工作狀態(tài)。51 芯片的串口可以工作在幾個不同的工作模式下，其工作模式的設(shè)置就是使用SCON 寄存器。它的各個

80、位的具體定義如下：</p><p>　　SM0 SM1 SM2 REN TB8 RB8 TI RI</p><p>　　SM0、SM1 為串行口工作模式設(shè)置位，這樣兩位可以對應(yīng)進(jìn)行四種模式的設(shè)置。串行口工作模式設(shè)置。</p><p>　　SM0 SM1 模式 功能  波特率</p><p>　　0 0 0

81、 同步移位寄存器 fosc/12</p><p>　　0 1 1 8位UART 可變</p><p>　　1 0 2 9位UART fosc/32 或fosc/64</p><p>　　1 1 3 9位UART 可變</p><p>　　SM2 在模式2

82、、模式3 中為多處理機(jī)通信使能位。在模式0 中要求該位為0。</p><p>　　REM 為允許接收位，REM 置1 時串口允許接收，置0 時禁止接收。REM 是由軟件置位或清零。如果在一個電路中接收和發(fā)送引腳P3.0,P3.1 都和上位機(jī)相連，在軟件上有串口中斷處理程序，當(dāng)要求在處理某個子程序時不允許串口被上位機(jī)來的控制字符產(chǎn)生中斷，那么可以在這個子程序的開始處加入REM=0 來禁止接收，在子程序結(jié)束處加入RE

83、M=1 再次打開串口接收。大家也可以用上面的實(shí)際源碼加入REM=0 來進(jìn)行實(shí)驗(yàn)。</p><p>　　TB8 發(fā)送數(shù)據(jù)位8，在模式2 和3 是要發(fā)送的第9 位。該位可以用軟件根據(jù)需要置位或清除，通常這位在通信協(xié)議中做奇偶位，在多處理機(jī)通信中這一位則用于表示是地址幀還是數(shù)據(jù)幀。</p><p>　　RB8 接收數(shù)據(jù)位8，在模式2 和3 是已接收數(shù)據(jù)的第9 位。該位可能是奇偶位，地址/數(shù)據(jù)標(biāo)識

84、位。在模式0 中，RB8 為保留位沒有被使用。在模式1 中，當(dāng)SM2=0，RB8 是已接收數(shù)據(jù)的停止位。</p><p>　　TI 發(fā)送中斷標(biāo)識位。在模式0，發(fā)送完第8 位數(shù)據(jù)時，由硬件置位。其它模式中則是在發(fā)送停止位之初，由硬件置位。TI 置位后，申請中斷，CPU 響應(yīng)中斷后，發(fā)送下一幀數(shù)據(jù)。在任何模式下，TI 都必須由軟件來清除，也就是說在數(shù)據(jù)寫入到SBUF 后，硬件發(fā)送數(shù)據(jù)，中斷響應(yīng)（如中斷打開），這時TI

85、=1，表明發(fā)送已完成，TI 不會由硬件清除，所以這時必須用軟件對其清零。</p><p>　　RI 接收中斷標(biāo)識位。在模式0，接收第8 位結(jié)束時，由硬件置位。其它模式中則是在接收停止位的半中間，由硬件置位。RI=1，申請中斷，要求CPU 取走數(shù)據(jù)。但在模式1 中，SM2=1時，當(dāng)未收到有效的停止位，則不會對RI 置位。同樣RI 也必須要靠軟件清除。常用的串口模式1 是傳輸10 個位的，1 位起始位為0,8 位數(shù)據(jù)

86、位，低位在先，1 位停止位為1。它的波特率是可變的，其速率是取決于定時器1 或定時器2 的定時值（溢出速率）。AT89C51 和AT89C2051 等51 系列芯片只有兩個定時器，定時器0 和定時器1，而定時器2是89C52 系列芯片才有的。</p><p>　　5.2 PE3240與單片機(jī)接口</p><p>　　PE3240與單片機(jī)接口只有一種方式，即三線串口模式，電路連接如圖5.3所

87、示。</p><p>　　圖5.3 PE3240與單片機(jī)串行接口</p><p>　　分頻參數(shù)R、M、A是以20位串行碼形式輸入PE3240的。其中，R為6位，M為9位，A為4位，還有一位Pre一en為常0。數(shù)據(jù)格式如表5.1所示。</p><p>　　表5.1 數(shù)據(jù)格式表</p><p>　　PE3240串口模式與SPI串口及RS232串口

88、都不同，必須按照特定的時序?qū)崿F(xiàn)串行碼輸入，即當(dāng)S—WR為低電平時，在Sclk的上升沿，串行碼被串行輸入PE3240主寄存器。注意，高位B0先入。</p><p><b>　　5.3程序代碼</b></p><p>　　根據(jù)串口時序和數(shù)據(jù)格式，我們編寫了實(shí)用高效的AT89C51單片機(jī)與PE3240的C51串口通信函數(shù)。具體如下：</p><p>

89、　　uint fre(主-word—dowell(uint fre(Lword){</p><p><b>　　? ／／變量定義</b></p><p>　　media—byte—freq—w。rd；</p><p>　　PE3240—m一(uchar)(media—byte／10一1)；</p><p>　　PE324

90、0—a—media—byte一10*(PE3240—m+1)；</p><p>　　bytel一PE3240—m＆Ox7f；</p><p>　　byte2一(PE3240—a＆OxOf)|OxBO； ／／此處的oxBo是R3R2R1Ro值</p><p>　　dowell—byte==(uint)bytel；</p><p>　　medi

91、a-byte—dowell-byte<<8；</p><p>　　dowell-byte—media_byte；</p><p>　　media—byte=(uint)byte2；</p><p>　　media—byte—media—byte＆OxOOff；</p><p>　　dowell—byte—dowelLbyte me

92、dia—byte；</p><p>　　return dowell一byte；</p><p><b>　　}</b></p><p>　　void pre-sent(void)</p><p>　　{ ／／預(yù)置高4位</p><p>　　uchar predata=Oxdo； ／／此處

93、oxdo為預(yù)置值R5R4M8M7</p><p><b>　　? ／／變量定義</b></p><p>　　for(i—O；i<4；i++)</p><p><b>　　{</b></p><p>　　if(Dredata&Ox80)</p><p>　　PE3

94、240—DATA一1；</p><p><b>　　else</b></p><p>　　PE3240—DATA=O；</p><p>　　for(100p=O；loop<10；100p++)</p><p><b>　　{</b></p><p><b>　

95、　一nop一()；</b></p><p><b>　　}</b></p><p>　　PE3240—CLK一!PE3240—CLK；</p><p>　　for(100p—O；100p<10；loop++)</p><p><b>　　{</b></p><p

96、><b>　　一nop一()；</b></p><p><b>　　}</b></p><p>　　PE3240—CLK一!PE3240—CLK；</p><p>　　for(100p—O；loop<10；loop++)</p><p><b>　　{</b><

97、;/p><p><b>　　一nop一()；</b></p><p><b>　　}</b></p><p>　　PE3240—SEN一1；</p><p>　　for(100p—O；100p<lO；loop++)</p><p><b>　　{</b>

98、;</p><p><b>　　一nop一()；</b></p><p><b>　　}</b></p><p>　　PE3240—SEN—O；</p><p>　　predata<<一1；</p><p><b>　　}</b></p

99、><p>　　PE3240—CLK—O；</p><p>　　PE3240—SEN==l；</p><p>　　PE3240—DATA=O；</p><p><b>　　}</b></p><p>　　void PE3240—SeriaLInput(uint byte){</p><

100、;p><b>　　? ／／變量定義</b></p><p>　　sendcode—byte；</p><p>　　PE3240—SWR—O；</p><p>　　PE3240—CLK=O；</p><p>　　PE3240—DATA—O；</p><p>　　for(i—O；i<16；

101、i++)</p><p><b>　　{</b></p><p>　　if(sendcode&Ox8000)</p><p>　　PE3240—DATA—l；</p><p><b>　　else</b></p><p>　　PE3240一DATA—O；</p&

102、gt;<p>　　for(100p—O；100p<10；loop+十)</p><p><b>　　{</b></p><p><b>　　一nop一()；</b></p><p><b>　　}</b></p><p>　　PE3240—CLK一!PE32

103、40—CLK；</p><p>　　for(100p—O；loop<10；loop++)</p><p><b>　　{</b></p><p><b>　　一nop--()；</b></p><p><b>　　}</b></p><p>　　P

104、E3240—CLK==!PE3240—CLK；</p><p>　　for(100p—O；loop<10；loop++)</p><p><b>　　{</b></p><p><b>　　一nop一()；</b></p><p><b>　　}</b></p>

105、;<p>　　PE3240—SEN一1；</p><p>　　for(100p—O；loop<10；100p++)</p><p><b>　　{</b></p><p><b>　　一nop-()；</b></p><p><b>　　}</b></

106、p><p>　　PE3240—SEN—O；</p><p>　　sendcode<<一1；</p><p><b>　　}</b></p><p>　　PE3240—CLK=O；</p><p>　　PE3240—SWR一1；</p><p>　　PE3240—DA

107、TA—O；</p><p><b>　　}</b></p><p>　　本串口通信函數(shù)的設(shè)計(jì)十分巧妙。由于單片機(jī)一個字節(jié)是8位，因此把20位串行碼分為高4位和低16位分別發(fā)送，高4位由預(yù)置函數(shù)置入，低16位由串行輸入函數(shù)置入。其中，分頻參數(shù)R、M、A是根據(jù)輸出頻率的首頻率和波道間隔，按下式計(jì)算：</p><p>　　……………… （

108、5.1）</p><p>　　……………… （5.2）</p><p><b>　　第6章 總結(jié)展望</b></p><p>　　本科畢業(yè)設(shè)計(jì)是對大學(xué)四年來所學(xué)專業(yè)知識的整體考察，也是對自己綜合能力的一次很好的評估。通過本次畢業(yè)設(shè)計(jì)我對PLL有了深刻的了解，對Peregrine公司的高性能數(shù)字鎖相環(huán)芯片PE3240的特性有

109、了全面的認(rèn)識。最終通過采用Peregrine公司的高性能數(shù)字鎖相環(huán)芯片PE3240設(shè)計(jì)的L波段頻率源性能指標(biāo)良好：輸出頻率范圍為100.1～222.1 MHz；頻率間隔為1 MHz；波道數(shù)為40；雜散抑制度>350 dB；相位噪聲≤一85 dB(偏離中心頻率10 kHz處)；頻率穩(wěn)定度為±1×10。</p><p><b>　　致 謝</b></p>

110、<p>　　逝者如斯，不舍晝夜，四次春去春又來，歲月稍縱即逝。此時，回頭想想這段短暫的求學(xué)路，時而喜悅，時而惆悵。在這個美麗的校園里，原本天真幼稚的我如今已蛻變成一個睿智、沉穩(wěn)的青年，感謝命運(yùn)的安排，讓我有幸結(jié)識了許多良師益友，是他們教我如何品味人生，讓我懂得如何更好的生活！人生處處是驛站，已是揮手作別之時，在此，向所有幫助過我的人獻(xiàn)上我最誠摯的謝意！ </p><p>　　“飲其流時思其源，成吾學(xué)時念

111、吾師?！敝链苏撐耐瓿芍H，謹(jǐn)向我尊敬的導(dǎo)師xx老師致以誠摯的謝意和崇高的敬意。非常幸運(yùn)能夠成為您的學(xué)生，在這短短的四年里，聆聽著您孜孜不倦的教誨，感受著您嚴(yán)謹(jǐn)進(jìn)取的治學(xué)精神和樂觀向上的生活態(tài)度，我不僅體會到知識與研究的魅力，也學(xué)會了許多做人的道理。感謝您始一路指導(dǎo)至論文的完成，正是因?yàn)槟悸非逦⒎磻?yīng)敏捷，學(xué)術(shù)態(tài)度清新而開放，才使我的畢業(yè)論文有了極大的寫作空間。您的悉心點(diǎn)撥,耐心引導(dǎo),常讓我有“山窮水盡疑無路，柳暗花明又一村?！钡母杏X。

112、畢業(yè)在即，在此謹(jǐn)向您表示我最衷心的感謝，同時，祝您工作順利，合家歡樂，身體健康，一切安好！ </p><p>　　另外，還要感謝xx老師及通信與電子工程學(xué)院其他老師。各位老師道德與學(xué)術(shù)并重，寬容博大的胸襟、謙遜樸素的為人，令我如沐春風(fēng)，倍感溫馨。永遠(yuǎn)難忘老師們所傳授的各種心理學(xué)理論知識和技術(shù)，永遠(yuǎn)難忘老師們在個人人生觀、世界觀上的引領(lǐng)和指導(dǎo)。數(shù)載教誨，師恩難報(bào)，我在這里各位老師鞠躬致謝！ </p>

113、<p>　　“何當(dāng)共剪西窗燭，卻話巴山夜雨時?！贝髮W(xué)本科期間與我朝夕相處的同學(xué)是我最值得珍惜的寶貴財(cái)富，感謝xx等等同學(xué)，真的很高興能夠認(rèn)識你們！四年來，我們從相遇、相識到相知、相念，短短的歲月卻給我留下了永不磨滅的美好回憶。忘不了我們一起鬧，一起玩，一起臥床暢談的日子；忘不了彼此安慰、相互鼓勵，還有“心有靈犀一點(diǎn)通”的時刻。你們的每一句話，每一個微笑，都值得我永遠(yuǎn)珍藏于記憶中！”</p><p>　

114、　“可憐天下父母心”，在我告別學(xué)習(xí)生涯之時，請容許我向我最愛的家人表示誠摯的謝意，想到他們，我總是感到溫暖而安詳。感謝我的爸爸、媽媽，正是因?yàn)橛心銈兊墓膭詈椭С?，才有了今天的我。你們的哺育之恩，愛護(hù)之情讓我永生難忘。在我成功的時候，你們的笑容散發(fā)著幸福、滿足和榮耀的光芒，照亮了我的前程；在我失敗的時候，你們的眼神透露出理解、包容和鼓勵的信息，讓我意氣風(fēng)發(fā)，鼓足了勇氣！感謝我的姐姐、姐夫和可愛的外甥，有了你們，我們這個大家庭更顯熱鬧，親切

115、。感謝所有關(guān)心我，愛護(hù)我的親人，祝福你們身體健康，萬事如意！ </p><p>　　書到用時方恨少，在這篇論文的寫作過程中，我深感自己的水平還非常的欠缺。生命不息，學(xué)習(xí)不止，人生就是一個不斷學(xué)習(xí)和完善的過程，敢問路在何方？路在腳下！ </p><p><b>　　參考文獻(xiàn)</b></p><p>　　[1] 張厥盛，鄭繼禹，萬心平．鎖相技術(shù)，兩

116、安電子科技大學(xué)出版社，1994，5．10．</p><p>　　[2] 段琪煒，周洪利．基于MMC卡的嵌入式文件系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J]．實(shí)踐與經(jīng)驗(yàn)，2006(7)</p><p>　　[3] Brian Miller,Bob Conley．A multiple modulator fractional divider．Forty·fourth annualsymposium on

117、 frequency control，1990．559—568</p><p>　　[4] Tom A．D．Riley,Miles A．Copeland，Tad A．Kwasniewski，Delta—Sigma Modulation in Fractional—N Frequency Synthesis．IEEE J．Solid-state Circuits，1993，Vbl．28，NO．5：553．559&l