2023年全國碩士研究生考試考研英語一試題真題（含答案詳解+作文范文）_第1頁
已閱讀1頁，還剩14頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、p.1,Non-Classical CMOS,Dr. Rational YouIEK/ITRI2002/07/11,Source: http://www.materialsnet.com.tw (2002/05),p.2,Outline,SOI CMOS FETDouble Gate MOSFET3 Double Gate MOSFETsDG-MOSFET-Type 1 (Planar Device)DG-MOSFET-Ty

2、pe 2 (Vertical Device) Processes of DG-MOSFET-Type 2 (Vertical Device)Processes of FinFET3D Structure of FinFET3D Structure of Strain MOSFETMobility of Strain MOSFET (Improve 70%),Source: http://www.materialsnet.com

3、.tw (2002/05),p.3,SOI CMOS FET,(a) Fully Depleted SOI (b) Partially Depleted SOI (PD SOI) (c) Double Gate/Back Gate CMOS,Source: http://www.materialsnet.com.tw (2002/05),p.4,Double Gate MOSFET,(a) Bulk MOSFET(b) Ultr

4、a-Thin Body MOSFET(c) Double Gate MOSFET,Source: http://www.materialsnet.com.tw (2002/05),p.5,3 Double Gate MOSFETs,,Source: http://www.materialsnet.com.tw (2002/05),p.6,DG-MOSFET-Type 1 (Planar Device),,Source:Wong, C

5、han, Taur (IEDM, 1997); http://www.materialsnet.com.tw (2002/05),p.7,DG-MOSFET-Type 2 (Vertical Device),,Source: http://www.materialsnet.com.tw (2002/05),p.8,Processes of DG-MOSFET-Type 2 (Vertical Device)-1,,Source: ht

6、tp://www.materialsnet.com.tw (2002/05),p.9,Processes of DG-MOSFET-Type 2 (Vertical Device)-2,,Source: http://www.materialsnet.com.tw (2002/05),p.10,Processes of FinFET (i),,Source: http://www.materialsnet.com.tw (2002/05

7、),p.11,Processes of FinFET (ii),,Source: http://www.materialsnet.com.tw (2002/05),p.12,3D Structure of FinFET,,Source: Hisamoto et al., IEDM (1998); Huang et al., IEDM (1999); http://www.materialsnet.com.tw (2002/05),p.1

8、3,3D Structure of Strain MOSFET,,Source: http://www.materialsnet.com.tw (2002/05),p.14,Mobility of Strain MOSFET (Improve 70%),,Source: http://www.materialsnet.com.tw (2002/05),p.15,Reference,1. International Technology

9、Roadmap for Semiconductor, SIA,20012. G. Moore, IEDM, 11(1975)3. H.-S. P. Wong, ESSDERC,412(2001)4. Y. Taur, et al., Fundamental of Modern VLSI Devices, Cambridge(1998)5. J. Hutchby, ITRS Presentation, 20016. H.-S.

10、Wong et al., IEDM, 427(1997)7. S-H Oh et al., IEDM ,65 (2000)8. D. Hisamoto et al., IEEE T-ED, 47, 2320 (2000)9. X. Huang et al.,IEDM,67(1999)10. K. Rim et al., Symp. VLSI Technology, 59 (2001),Source: http://www.mat

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論