第4章數電

1、重慶交通大學國際學院工程教學部1第四章第四章組合邏輯電邏輯電路本章主要內容：?組合邏輯電路的分析與設計方法?常用的組合邏輯電路?算術運算電路?編碼器?譯碼器?數據選擇器?數值比較器?奇偶校驗器?組合邏輯電路中的競爭冒險現(xiàn)象及其消除4.1概述概述組合邏輯電路的概念：?若邏輯電路在任意時刻的輸出值僅取決于當時的輸入信號的組合，而與其它因素無關，則稱此邏輯電路為組合邏輯電路。4.2組合邏輯電路的分析方法組合邏輯電路的分析方法一、分析步驟：二、

2、分析舉例：例4.14.2組合邏輯電路的傳統(tǒng)設計方法組合邏輯電路的傳統(tǒng)設計方法一、設計步驟：二、設計舉例：例4.24.3常用的組合邏輯電路常用的組合邏輯電路一、算術運算電路邏輯圖輸出表達式真值表電路功能最簡表達式邏輯圖邏輯問題真值表標準表達式公式化簡卡諾圖圖形化簡重慶交通大學國際學院工程教學部3稱為字符編碼（如II）；用二進制代碼表示十進制數，稱為二十進制編碼。?若用n位二進制數表示各種信息（事物），則所能表示的信息（事物）數量為2n。2

3、、普通二進制編碼器（2n–n線編碼器）?功能說明：?真值表Y7Y6Y5Y4Y3Y2Y1Y0CBA0000000100000000010001000001000100000100001100010000100001000001010100000011010000000111?邏輯函數C=Y4Y5Y6Y7B=Y2Y3Y6Y7A=Y1Y3Y5Y7?邏輯電路?電路的優(yōu)缺點：輸入中每個時刻只能有一個輸入有效，否則，將會造成輸出的混亂。3、優(yōu)先83

4、編碼器?基本功能說明：?規(guī)定各輸入的優(yōu)先級，若輸入中同時出現(xiàn)有效信號，先對優(yōu)先級高者編碼；設優(yōu)先級順序為：I7、I6、……、I0。?低電平為有效電平?增設一個使能端（選通輸入端），當其無效時（1），不能編碼，輸出無效（111）；當其有效時（1），按優(yōu)先級編碼輸出。?基本真值表S0I1I2I3I4I5I6I7I2Y1Y0Y11110000000100100110100011101100111110000111111010011111111