階數(shù)字濾波器驗實報告

1、階數(shù)字濾波器驗實報告階數(shù)字濾波器驗實報告階數(shù)字濾波器驗實報告南京理工大學EDA技術與應用課程實驗報告電子線路設計實驗報告名稱：基于FPGA的DDS和FIR濾波器的設計學號：112040557姓名：楊晨院系：電子科技與光學工程學院指導教師：蔣立平時間：2012—04—07【摘要】：本文主要討論了DDS的設計和32階FIR數(shù)字濾波器的設計。首先給出了DDS和濾波器的應用背景。接著給出了總體的DDS和濾波器的設計方案，給出了DDS和濾波器的詳

2、細設計過程，包括各個模塊的設計思想，電路圖，VHDL程序代碼。DDS的大致思想為通過頻率控制字和相位控制字去控制正弦函數(shù)的ROM存儲表的地址，達到輸出需要波形的目的。數(shù)字濾波器大致為移位寄存器和乘法累加器的設計。本實驗的目的是通過DDS的輸出正弦波形與經(jīng)過濾波器的輸出波形進行對比，達到濾波的效果。在此基礎上，為了驗證實驗結(jié)果我們通過QuartusII的仿真工具對設計的DDS進行了仿真，并且還進行了理論分析，發(fā)現(xiàn)理論和實踐結(jié)合的非常好。其

3、實用FPGA設計一個DDS有很多種方法，可以用IPCE去直接調(diào)用，可以用MATLAB中的DSPBUILDER進行設計，也可以用VHDL語言和原理圖進行設計，本次實驗主要是對后者進行研究。1DDS的基本原理DDS的基本原理是利用采樣定量，通過查表法產(chǎn)生波形。DDS的結(jié)構(gòu)有很多種，其基本的電路原理可用下圖來表示。圖2.1DDS基本原理結(jié)構(gòu)圖中：字母K表示的是頻率控制字；fclk表示時鐘頻率；fo表示DDS系統(tǒng)的輸出頻率；相位累加器是由一個N

4、位的全加器和一個N位的相位寄存器構(gòu)成的，相位累加器相當于以步長K做累加運算，累加的結(jié)果存儲在相位寄存器中；我們把相位寄存器中的結(jié)果把作為地址碼尋址ROM查找表。ROM查找表實際上就是一個相位幅度轉(zhuǎn)換設備，其中用二進制碼存儲著相位碼以及對應的幅度碼。相位寄存器的輸出作為ROM查找表的地址(對應于查找表中的相位)進行尋址，每尋址一次，ROM查找表就輸出一個對應的幅度值。每來一個時鐘脈沖fclk加法器將控制字k與累加寄存器輸出的累加相位數(shù)據(jù)相