基于libero的數(shù)字邏輯設(shè)計(jì)仿真及驗(yàn)證實(shí)驗(yàn)

1、計(jì) 算 機(jī) 學(xué)院 計(jì)算機(jī)科學(xué)與技術(shù) 專業(yè) 14 級(jí) 1 班學(xué)號(hào) 3114005811姓名 梁智斌__ 教師評(píng)定_________________實(shí)驗(yàn)題目_________基于 Libero 的數(shù)字邏輯設(shè)計(jì)仿真及驗(yàn)證實(shí)驗(yàn)_________1、 熟悉 EDA 工具的使用；仿真基本門電路。2、 仿真組合邏輯電路。3、 仿真時(shí)序邏輯電路。4、 基本門電路、組合電路和時(shí)序電路的程序燒錄及驗(yàn)證。5、 數(shù)字邏輯綜合設(shè)計(jì)仿真及驗(yàn)證。

2、2wire [4:1]y;HC00 u1(a,b,y);initialbegina=4'b0000; b=4'b0001;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;a=4'b1111; b=4'b0001;#10 b=b<<1;#10 b=b<<1;#10 b=b<<1;endendmodule//74HC02

3、 代碼-或非module hc02(A,B,Y);input A,B;output Y;assign Y=~(A|B);//或非endmodule//74HC02 測(cè)試平臺(tái)代碼`timescale 1ns/1nsmodule test74hc02;reg a,b;wire y;hc02 u02(a,b,y);initialbegin#20 a<=0;b<=0;#20 a=1;#20 b=1;#20 b=0;endendmod