數(shù)字電路與邏輯設(shè)計(jì)期末模擬題及答案_第1頁(yè)
已閱讀1頁(yè),還剩15頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、數(shù)字電路與邏輯設(shè)計(jì)期末模擬題數(shù)字電路與邏輯設(shè)計(jì)期末模擬題一、一、選擇題選擇題1、(36.736.7)1010的8421BCD8421BCD碼為。碼為。()()A、(0110110.1010110110.101)8421BCD8421BCDB、(0011110.11100011110.1110)8421BCD8421BCDC、(00110110.011100110110.0111)8421BCD8421BCDD、(110110.11111

2、0110.111)8421BCD8421BCD2、與(、與(6B.26B.2)1616相對(duì)應(yīng)的二進(jìn)制數(shù)為()相對(duì)應(yīng)的二進(jìn)制數(shù)為()A、(1101011.0011101011.001)2B、(01101010.0101101010.01)2C(11101011.0111101011.01)2D、(01100111.0101100111.01)23、在、在BCDBCD碼中,屬于有權(quán)碼的編碼是()碼中,屬于有權(quán)碼的編碼是()A、余、余3碼B、

3、循環(huán)碼、循環(huán)碼C、格雷碼、格雷碼D、84218421碼4、如圖、如圖1111所示門電路,按正邏輯體制,電路實(shí)現(xiàn)的邏輯式所示門電路,按正邏輯體制,電路實(shí)現(xiàn)的邏輯式F=F=()()5、如果、如果1212所示的波形圖,其表示的邏輯關(guān)系是()所示的波形圖,其表示的邏輯關(guān)系是()6、下列器件中,屬于組合電路的有()、下列器件中,屬于組合電路的有()A、計(jì)數(shù)器和全加器、計(jì)數(shù)器和全加器B、寄存器和比較器、寄存器和比較器C、全加器和比較器、全加器和比較

4、器D、計(jì)數(shù)器和寄存器、計(jì)數(shù)器和寄存器7、異或門、異或門F=AF=AB兩輸入端兩輸入端A、B中,中,A=0A=0,則輸出端,則輸出端F為()為()?A、ABB、BC、D、0?B8、已知、已知4個(gè)組合電路的輸出個(gè)組合電路的輸出F1F1~F4F4的函數(shù)式非別為:的函數(shù)式非別為:F1=AB=ABC,AF2=AB=ABCDBCCDBC,F(xiàn)3=BB,F(xiàn)4=(AA)()(),則不會(huì)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的電路是,則不會(huì)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的電路是()AABCBACA、

5、電路、電路1B、電路、電路2C、電路、電路3D、電路、電路49、邊沿觸發(fā)、邊沿觸發(fā)JKJK觸發(fā)器的特征方程是()觸發(fā)器的特征方程是()A、θ、θ=kkB、θ、θ=1?nJn?n?1?nJn?kn?C、θ、θ=J=JD、θ、θ=J=JKK1?nn?kn?1?nn?n?1010、用、用n個(gè)出發(fā)器件構(gòu)成計(jì)數(shù)器,可得到的最大計(jì)數(shù)長(zhǎng)度為(個(gè)出發(fā)器件構(gòu)成計(jì)數(shù)器,可得到的最大計(jì)數(shù)長(zhǎng)度為()A、nB、2n2nC、n2D、2n1111、(01100101

6、0010.00010110011001010010.00010110)8421BCD8421BCD所對(duì)應(yīng)的十進(jìn)制數(shù)為()所對(duì)應(yīng)的十進(jìn)制數(shù)為()A、(652.16652.16)1010B、(1618.131618.13)1010A、B、CBA??CBA??C、ABCD、CBA??A、F=ABB、F=ABC、F=D、F=BA?BA?2020、4個(gè)觸發(fā)器構(gòu)成個(gè)觸發(fā)器構(gòu)成8421BCD8421BCD碼計(jì)數(shù)器,共有()個(gè)無(wú)效狀態(tài)。碼計(jì)數(shù)器,共有(

7、)個(gè)無(wú)效狀態(tài)。A、6B、8C、1010D、不定、不定二、填空題二、填空題1、(6767)1010所對(duì)應(yīng)的二進(jìn)制數(shù)為所對(duì)應(yīng)的二進(jìn)制數(shù)為和十六進(jìn)制數(shù)為和十六進(jìn)制數(shù)為。2、邏輯函數(shù)、邏輯函數(shù)F=ABF=AB的對(duì)偶函數(shù)的對(duì)偶函數(shù)Fˊ=AB3、在數(shù)字邏輯電路中,三極管主要工作在、在數(shù)字邏輯電路中,三極管主要工作在兩種穩(wěn)定狀態(tài)。兩種穩(wěn)定狀態(tài)。4、如圖、如圖2121所示電路能實(shí)現(xiàn)的邏輯關(guān)系是所示電路能實(shí)現(xiàn)的邏輯關(guān)系是F=F=。5、CMOSCMOS傳輸

8、門組成的電路如圖傳輸門組成的電路如圖2222所示,當(dāng)所示,當(dāng)C=0C=0時(shí),時(shí),U0=,當(dāng)C=1C=1時(shí),時(shí),U0=。6、四選一數(shù)據(jù)選擇器,、四選一數(shù)據(jù)選擇器,ABAB為地址信號(hào),為地址信號(hào),I0=I=I3=1=1,I1=C=C,I2=I2=,當(dāng),當(dāng)AB=00AB=00時(shí),輸出時(shí),輸出F=F=;當(dāng);當(dāng)AB=10AB=10時(shí),輸時(shí),輸C出F=F=。7、3線―線―8線譯碼器如圖線譯碼器如圖2323所示,他所實(shí)現(xiàn)函數(shù)所示,他所實(shí)現(xiàn)函數(shù)F=F=

9、。8、時(shí)序邏輯電路一般由、時(shí)序邏輯電路一般由和兩分組成。兩分組成。9、半導(dǎo)體存儲(chǔ)器,根據(jù)用戶對(duì)存儲(chǔ)器進(jìn)行操作分為、半導(dǎo)體存儲(chǔ)器,根據(jù)用戶對(duì)存儲(chǔ)器進(jìn)行操作分為和兩大類。兩大類。1010、十進(jìn)制數(shù)(、十進(jìn)制數(shù)(5656)1010轉(zhuǎn)換為二進(jìn)制數(shù)為轉(zhuǎn)換為二進(jìn)制數(shù)為和十六進(jìn)制數(shù)為和十六進(jìn)制數(shù)為1111、邏輯函數(shù)、邏輯函數(shù)F=AF=A((BCBC))1的反函數(shù)的反函數(shù)=F1212、由于二極管具有、由于二極管具有特性,因此可作為開關(guān)元件使用。特性,因

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論