數(shù)字電路與邏輯設(shè)計(jì)復(fù)習(xí)資料含答案

1、1數(shù)字電路與邏輯設(shè)計(jì)復(fù)習(xí)資料數(shù)字電路與邏輯設(shè)計(jì)復(fù)習(xí)資料一、單項(xiàng)選擇題一、單項(xiàng)選擇題1.十進(jìn)制數(shù)53轉(zhuǎn)換成八進(jìn)制數(shù)應(yīng)為（B）。A.64B.65C.66D.1101012.將十進(jìn)制數(shù)(18)10轉(zhuǎn)換成八進(jìn)制數(shù)是（B）。A.20B.22C.21D.233.十進(jìn)制數(shù)53轉(zhuǎn)換成八進(jìn)制數(shù)應(yīng)為（D）。A.62B.63C.64D.654.當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有（D）種取值組合。A.B.C.D.n2n2n2n5.為了避免干擾，MOS與門的多余輸入端

2、不能（A）處理。A.懸空B.接低電平C.與有用輸入端并接D.以上都不正確6.以下電路中可以實(shí)現(xiàn)“線與”功能的有（C）。A.TTL與非門B.TTL或非門C.OC門D.TTL異或門7.用6264型RAM構(gòu)成一個(gè)位的存儲(chǔ)器，需要（D）根地址線。328K?A.12B.13C.14D.158.同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者（B）。A.沒有觸發(fā)器B.沒有統(tǒng)一的時(shí)鐘脈沖控制C.沒有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)9.用6264型RAM

3、構(gòu)成位的存儲(chǔ)器，需要（D）片進(jìn)行擴(kuò)展。3232K?A.4B.8C.14D.1610.邏輯函數(shù)=（D）。()FAAB???A.B.AC.D.BAB:AB?11.函數(shù)的反函數(shù)為（C）。FABCABCD??A.B.()()FABCABCD??????()()FABCABCD?317.下面可以實(shí)現(xiàn)線與的是（B）。A.TTL門B.OC門C.三態(tài)門D.以上都不可以18.用6264型RAM構(gòu)成一個(gè)位的存儲(chǔ)器，需要（A）根地址線。168K?A.14B.

4、13C.12D.1119、三變量函數(shù)F(ABC)=ABC的最小項(xiàng)表示中不含下列哪項(xiàng)（A）。A.m2B.m5C.m3D.m720、一片64k8存儲(chǔ)容量的只讀存儲(chǔ)器（ROM），有（C）。A.64條地址線和8條數(shù)據(jù)線B.64條地址線和16條數(shù)據(jù)線C.16條地址線和8條數(shù)據(jù)線D.16條地址線和16條數(shù)據(jù)線21、16個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，該計(jì)數(shù)器可能的最大計(jì)數(shù)模值是（D）。A.16B.32C.162D.21622、一個(gè)64選1的數(shù)據(jù)選擇器有（A）個(gè)

5、選擇控制信號(hào)輸入端。A.6B.16C.32D.6423、函數(shù)的結(jié)果是（C）。()FAAB??A.ABB.C.D.ABABAB24、芯片74LS04中，LS表示：（B）。A.高速COMSB.低功耗肖特基C.低速肖特基D.低密度高速25、下列等式不正確的是（C）。A.B.(AB)(AC)=ABCABCABC???C.D.()AABAB???ABACBCABAC????26用或非門構(gòu)成鐘控RS觸發(fā)器發(fā)生競(jìng)爭(zhēng)現(xiàn)象時(shí)，輸入端的變化是（A）。A、0