計(jì)算機(jī)組成原理課程設(shè)計(jì)論文

1、1計(jì)算機(jī)組成原理課程設(shè)計(jì)報(bào)告設(shè)計(jì)題目：設(shè)計(jì)八位全加器 設(shè)計(jì)題目：設(shè)計(jì)八位全加器院系 院系:計(jì)算機(jī)科學(xué)與信息工程學(xué)院 計(jì)算機(jī)科學(xué)與信息工程學(xué)院專業(yè) 專業(yè):計(jì)算機(jī)科學(xué)與技術(shù) 計(jì)算機(jī)科學(xué)與技術(shù)班級(jí) 班級(jí):08 級(jí)六班 級(jí)六班 組長 組長:董丹丹 董丹丹組員 組員:田野 田野 林子琪 林子琪 紀(jì)蕾 紀(jì)蕾慕研 慕研 姜尚 姜尚 劉璐 劉璐劉洋 劉洋 趙瓊 趙瓊 哈爾濱師范大學(xué) 哈爾濱師范大學(xué)計(jì)算機(jī)科學(xué)與信息工程學(xué)院 計(jì)算機(jī)科學(xué)與信息工程學(xué)院3[

2、摘要] 眾所周知，算術(shù)邏輯單元(ALU)既能完成算術(shù)運(yùn)算也能完成邏輯運(yùn)算，是微處理器芯片中的一個(gè)十分重要的部件。但從基本算術(shù)運(yùn)算的實(shí)現(xiàn)，我們可以看到所有的加、減、乘、除運(yùn)算最終都能歸結(jié)為加法運(yùn)算。在 ALU 完成的操作中，邏輯操作是按位進(jìn)行，各位之間彼此無關(guān)，不存在進(jìn)位問題，這使得邏輯運(yùn)算速度很快，且是一個(gè)常數(shù)，不需進(jìn)行過多的優(yōu)化工作...加法器是微處理器中最基本、最重要的模塊,不僅在 A L U、乘法器、除法器中均包含加法器模塊,而程

3、序指針 P C 的自加、跳轉(zhuǎn)指令的目標(biāo)地址計(jì)算以及訪存地址的獲得也需要加法器來完成。從指令執(zhí)行頻率上看,算術(shù)邏輯單元、程序計(jì)數(shù)器、協(xié)處理器是 C P U 中使用頻率最多的模塊...一、課 一、課 程 設(shè) 計(jì) 要 求1.1 1.1 課 程 設(shè) 計(jì) 問 題 描 述眾所周知，算術(shù)邏輯單元(ALU)既能完成算術(shù)運(yùn)算也能完成邏輯運(yùn)算，是微處理器芯片中的一個(gè)十分重要的部件。但從基本算術(shù)運(yùn)算的實(shí)現(xiàn)，我們可以看到所有的加、減、乘、除運(yùn)算最終都能歸

4、結(jié)為加法運(yùn)算。在 ALU 完成的操作中，邏輯操作是按位進(jìn)行，各位之間彼此無關(guān)，不存在進(jìn)位問題，這使得邏輯運(yùn)算速度很快，且是一個(gè)常數(shù)，不需進(jìn)行過多的優(yōu)化工作。但對(duì)于算術(shù)操作來說，因?yàn)榇嬖谶M(jìn)位問題，使得某一位計(jì)算結(jié)果的得出和所有低于它的位相關(guān)。因此，為了減少進(jìn)位傳輸所耗的時(shí)間，提高計(jì)算速度，人們?cè)O(shè)計(jì)了多種類型的加法器，如行波進(jìn)位(RIP))~I 法器、跳躍進(jìn)位加法器(CSKA：Carry—SKip Adders)、進(jìn)位選擇加法器(CSLA：

5、Carry—SeLect Adders)、超前進(jìn)位加法器(CLA：Carry—Lookahead Adders)等。它們都是利用各位之間的狀態(tài)(進(jìn)位傳遞函數(shù) P、進(jìn)位產(chǎn)生函數(shù) G 等)來預(yù)先產(chǎn)生高位的進(jìn)位信號(hào)，從而減少進(jìn)位從低位向高位傳遞的時(shí)間。要求掌握使用 Xilinx 軟件對(duì)用可編程邏輯器件 PLD 進(jìn)行開發(fā)與設(shè)計(jì)，利用可編程邏輯器件 PLD（programmable logic device) Xilinx 軟件對(duì)一位全加器的進(jìn)

6、行合理正確的設(shè)計(jì)并且進(jìn)行輸入信號(hào)的測試。用門電路設(shè)計(jì)一個(gè)一位二進(jìn)制全加器。要求輸入兩個(gè)加數(shù) Ai、Bi 和一個(gè)低進(jìn)位Ci_1，得出本位和 Si 和向高位 Ci。1.2 1.2 課 程 設(shè) 計(jì) 任 務(wù) 要 求全加器是一個(gè)能對(duì)兩個(gè)一位二進(jìn)制數(shù)及來自低位的“進(jìn)位”進(jìn)行相加，產(chǎn)生本位“和”及向高位“進(jìn)位”的邏輯電路。該電路有 3 個(gè)輸入變量，分別是 2 個(gè)加數(shù) Ai、Bi和 1 個(gè)低進(jìn)位 Ci_1，2 個(gè)輸出變量，分別是本位 Si 和向高進(jìn)位