超低比導(dǎo)通電阻槽型功率MOS新結(jié)構(gòu)與機(jī)理研究.pdf

1、功率MOS器件作為電力電子系統(tǒng)的核心，其研究熱點(diǎn)之一為實(shí)現(xiàn)低功耗。其中，功率MOS的總功耗主要包括靜態(tài)功耗和動(dòng)態(tài)功耗，器件的靜態(tài)功耗主要是通過(guò)導(dǎo)通電阻來(lái)衡量，動(dòng)態(tài)功耗通過(guò)器件的柵漏電容來(lái)衡量。為了降低功率MOS的導(dǎo)通電阻和柵漏電容，本文提出了兩種新型功率MOS器件，并對(duì)其靜態(tài)特性（包括正向?qū)ㄌ匦院湍蛪禾匦裕?、?dòng)態(tài)特性及可行的工藝實(shí)現(xiàn)方案進(jìn)行了研究。仿真結(jié)果表明，兩種新結(jié)構(gòu)極大地改善了器件的性能，在保證器件耐壓的同時(shí)顯著地降低了器件的功

2、耗。
　　本研究主要內(nèi)容包括：⑴提出一種具有分離柵的超低比導(dǎo)通電阻和超低動(dòng)態(tài)損耗功率FINFET器件。該結(jié)構(gòu)的特征為具有鰭型柵和分離柵，鰭型柵從三個(gè)維度包圍 P-well區(qū)域，與源電位電氣連接的分離柵設(shè)置在漂移區(qū)的兩側(cè)并且與漂移區(qū)用楔形的氧化層隔離開(kāi)。第一，鰭型柵結(jié)構(gòu)增大了溝道的寬度、調(diào)制了電流的分布，因而降低了器件的比導(dǎo)通電阻、提高了器件的跨導(dǎo)。第二，分離柵結(jié)構(gòu)減小了器件柵漏交疊，因此柵漏電容和開(kāi)關(guān)損耗也極大地降低。第三，分離柵

3、結(jié)構(gòu)作為源場(chǎng)板輔助漂移區(qū)的耗盡，從而提高了器件的漂移區(qū)摻雜濃度，進(jìn)而進(jìn)一步降低器件的比導(dǎo)通電阻。第四，分離柵結(jié)構(gòu)作為源場(chǎng)板，調(diào)制了源端和漏端的高電場(chǎng)，使漂移區(qū)的電場(chǎng)分布更均勻，從而保證了器件的耐壓。仿真結(jié)果顯示，在保持80V級(jí)別的耐壓下，提出的新結(jié)構(gòu)與常規(guī)結(jié)構(gòu)和常規(guī)超結(jié)器件相比，導(dǎo)通電阻分別下降了60％和47%。同時(shí)，新結(jié)構(gòu)的柵漏電荷與沒(méi)有分離柵的結(jié)構(gòu)相比下降了55%。⑵提出了一種具有電荷積累層的超低比導(dǎo)通電阻VDMOS器件。結(jié)構(gòu)特征為

4、具有一直延伸到漏端的延伸柵結(jié)構(gòu)，且延伸柵中包含兩個(gè)PN結(jié)。一方面，在正向?qū)顟B(tài)，在延伸柵的兩側(cè)壁形成電子積累層，從而引入兩條從源端到漏端的低阻電流通路。這種形成的電流通路不僅極大地降低器件的導(dǎo)通電阻，而且還使得器件的導(dǎo)通電阻對(duì)漂移區(qū)摻雜濃度的依賴減弱。另一方面，在耐壓狀態(tài)下，延伸柵內(nèi)部的N條會(huì)耗盡漂移區(qū)的N條，從而使得器件的漂移區(qū)摻雜濃度提高，進(jìn)一步降低器件的導(dǎo)通電阻。特別需要說(shuō)明，延伸柵內(nèi)部的兩個(gè)PN結(jié)具有十分重要的作用。在正向?qū)?/p>